-
公开(公告)号：CN116645992A
公开(公告)日：2023-08-25
申请号：CN202310540163.8
申请日：2023-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明涉及一种三维相变存储器亚阈值数据读出电路和方法，其中，读出电路包括：灵敏放大器电路，用于比较位线电流和参考位线电流，并输出数据读出电压信号；钳位电压生成电路，用于向所述灵敏放大器电路提供钳位电压，通过所述钳位电压对所述相变存储阵列的位线的电压进行钳位；字线半偏置电压生成电路，用于向所述相变存储阵列提供字线半偏置电压；电流复制电路，用于抵消所述相变存储阵列产生的泄漏电流；单元参考电流生成电路，用于生成单个单元参考电流。本发明解决了三维相变存储器亚阈值读操作时因读窗口裕度小限制了存储阵列大小的问题。
-
公开(公告)号：CN116029246A
公开(公告)日：2023-04-28
申请号：CN202310011031.6
申请日：2023-01-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/367
Abstract: 本发明涉及一种具有蒙特卡洛仿真功能的三维相变存储器1S1R模型，包括器件模型，所述器件模型包括串联的选通管模型和相变存储器模型，还包括：电压模块，用于向所述选通管模型和相变存储器模型提供电压；参数分布模块，用于提供带有统计特性的选通管模型和相变存储器模型的尺寸；电流模块，用于根据器件模型当前的状态以及两端电压计算所述器件模型的电流；状态模块，用于根据器件模型的上一时刻的状态、器件模型的电流或温度判断器件模型当前所处的状态。本发明能够模拟三维相变存储器1S1R结构的电学特性的统计特性。
-
Patent Agency Ranking
公开(公告)号：CN115762591A
公开(公告)日：2023-03-07
申请号：CN202211342813.X
申请日：2022-10-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种三维相变存储器高可靠写电路，包括：位线数据感知模块，用于确定选中位线上的数据状态；行列地址感知模块，用于根据选中单元的行地址和列地址确定选中单元所属的块地址；查找表模块，用于将所述选中位线上的数据状态以及选中单元所属的块地址作为索引，从写电流幅度配置表中找到最优写电流幅度；写驱动模块，用于输出所述最优写电流幅度的写电流到选中单元。本发明能够提高三维相变存储器的可靠性。
-
公开(公告)号：CN115347888A
公开(公告)日：2022-11-15
申请号：CN202210878324.X
申请日：2022-07-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/687 , G06F30/3308
Abstract: 本发明涉及一种OTS选通器件硅等效电路，包括状态控制模块和选通模块，所述状态控制模块用于根据所述OTS选通器件硅等效电路当前状态，将所述OTS选通器件硅等效电路的正极和负极之间的电压差和外部输入的OTS阈值电压或保持电压进行比较，并根据比较结果判断下一时刻所述OTS选通器件硅等效电路的状态；所述选通模块用于根据所述状态控制模块的输出，通过两个MOS器件实现OTS选通器件开关过程的模拟。本发明能够模拟出OTS选通器件在电路中的工作状态。
-
公开(公告)号：CN119760329A
公开(公告)日：2025-04-04
申请号：CN202411820068.4
申请日：2024-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种优化相变存储器电导漂移的补偿方法，包括：根据相变存储器的电导漂移模型，用实际的相变存储器件的电导漂移数据进行拟合，得到器件电导漂移系数；将所述器件电导漂移系数代入所述电导漂移模型，得到相变存储器的电导漂移曲线和平均电导值；将相变存储器的电导测量值减去根据所述电导漂移曲线得到的相变存储器的电导，得到电导随机噪声；将所述电导随机噪声加上所述平均电导值，得到相变存储器件的补偿后的电导值。本发明能有效补偿相变存储器的电导漂移。
-
公开(公告)号：CN116568045A
公开(公告)日：2023-08-08
申请号：CN202310454090.0
申请日：2023-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种三维双向自选通存储器件及其制备方法。该存储器件包括：基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间；所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间；所述柱状电极位于所述环形双向选通单元层内侧。本发明相比于传统垂直型的三维存储器结构，条状平面电极与柱状电极相交，存储密度翻倍，制造成本低。
-
公开(公告)号：CN112967740A
公开(公告)日：2021-06-15
申请号：CN202110142149.3
申请日：2021-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种非易失存储器超高速读出电路，包括存储单元阵列、读参考阵列和灵敏放大器，其中，所述灵敏放大器为锁存型灵敏放大器，包括：第一传输门，用于控制是否接收所述存储单元阵列被选中的存储单元读出的电信号；第二传输门，用于控制是否接收所述读参考阵列产生的读参考电信号；锁存模块，包括两个输入端，一个输入端与所述第一传输门相连，另一个输入端与所述第二传输门相连，用于在比较阶段比较两个输入端的电信号的差异并对两个输入端的电信号进行放大；所述第一传输门和第二传输门均设置有预充电模块，所述预充电模块用于在预充电阶段使得所述第一传输门和第二传输门的电信号维持在预设范围内。本发明能够缩短读取时间。
-
-
-
-
-
-
Search Results
7
records
(took 0.038 seconds)
