-
公开(公告)号：CN118409800A
公开(公告)日：2024-07-30
申请号：CN202410631273.X
申请日：2024-05-21
Applicant: 东南大学
Abstract: 本发明公开了一种双发射乱序RISC‑V处理器后端，主要包括重命名及分配、仲裁及唤醒、读寄存器、发射、写结果和提交共六级流水。该CPU能够实现RV64IM指令集以及RISC‑V特权指令级。CPU的显著特点是针对相关联的指令可以实现流水线唤醒执行，具有较高的IPC；年龄矩阵方式仲裁最老并且操作数就绪的指令，可以确保当前老指令最先调度；写队列顺序，读队列乱序的访存指令执行方式，在错误时采用局部恢复的方法，解决存储器数据冒险问题；乘法器采用基16的Booth‑Wallace算法，除法器采用SRT算法，尽可能降低周期数。该CPU具有高速、低功耗和可扩展的特点，可以添加新指令级执行模块，在面向高性能的领域具有广泛应用。
-
公开(公告)号：CN111431973A
公开(公告)日：2020-07-17
申请号：CN202010152599.6
申请日：2020-03-06
Applicant: 东南大学
Abstract: 本发明公开了基于UART的面向计算机系统实践教学的程序在线下载系统和方法，本发明将程序的机器码转换为适于UART下载的.txt文本形式的ASCII字符流；获取ASCII字符流的信息，并据此控制ASCII字符流的下载过程；将ASCII字符流中的程序和数据通过UART分别写入到CPU的程序ROM和数据RAM；下载完毕后，置位下载完成信号，并通过UART向串口调试助手返回下载成功的消息。本发明将程序机器码转换成可下载的ASCII字符流，以便使用第三方串口调试助手实现程序下载，提高易用性；为基于FPGA自行设计CPU实现了程序在线下载系统和方法，大幅提高计算机系统实践教学实验效率；移植时，与基于JTAG的程序下载方案相比，本发明的系统和方法仅需对存储器接口做少许修改，更简单易用，可移植性更强。
-
公开(公告)号：CN104821121A
公开(公告)日：2015-08-05
申请号：CN201510187659.7
申请日：2015-04-21
Applicant: 东南大学
IPC: G09B23/18
CPC classification number: G09B23/186
Abstract: 本发明公开了一种基于局域网和FPGA的远程电路设计硬件实验系统及方法，实验系统包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB-JTAG下载线相连进行通信；实验方法为将系统各部分相连，用户通过客户端PC机进行实验并上传至服务器端，服务器端将相关数据下载到硬件实验平台中，硬件实验平台不断收集相关数据并发往客户端PC机进行显示供用户参考。本发明和现有的软件仿真实验与硬件实验相比，真实反映硬件电路的运行情况，支持网络下的远程实验；将硬件平台监控程序以及网络监控和数据采集程序运行在同一芯片的ARM核中，减轻了服务器的负担；用户可在该系统上做各种数字电路的设计实验。
-
Patent Agency Ranking
公开(公告)号：CN104866405B
公开(公告)日：2017-11-28
申请号：CN201510215680.3
申请日：2015-04-30
Applicant: 东南大学
Abstract: 本发明公开了一种基于ZedBoard的远程监控FPGA中电路运行的方法，本发明通过将用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；位于处理系统端的以太网口接收用户发送过来的控制信息并传递给用户电路，控制用户电路工作；电路运行结果通过位于处理系统端以太网口发送给用户的客户端。本发明能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。
-
公开(公告)号：CN104866405A
公开(公告)日：2015-08-26
申请号：CN201510215680.3
申请日：2015-04-30
Applicant: 东南大学
Abstract: 本发明公开了一种基于ZedBoard的远程监控FPGA中电路运行的方法，本发明通过将用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；位于处理系统端的以太网口接收用户发送过来的控制信息并传递给用户电路，控制用户电路工作；电路运行结果通过位于处理系统端以太网口发送给用户的客户端。本发明能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。
-
公开(公告)号：CN111431973B
公开(公告)日：2023-04-07
申请号：CN202010152599.6
申请日：2020-03-06
Applicant: 东南大学
Abstract: 本发明公开了基于UART的面向计算机系统实践教学的程序在线下载系统和方法，本发明将程序的机器码转换为适于UART下载的.txt文本形式的ASCII字符流；获取ASCII字符流的信息，并据此控制ASCII字符流的下载过程；将ASCII字符流中的程序和数据通过UART分别写入到CPU的程序ROM和数据RAM；下载完毕后，置位下载完成信号，并通过UART向串口调试助手返回下载成功的消息。本发明将程序机器码转换成可下载的ASCII字符流，以便使用第三方串口调试助手实现程序下载，提高易用性；为基于FPGA自行设计CPU实现了程序在线下载系统和方法，大幅提高计算机系统实践教学实验效率；移植时，与基于JTAG的程序下载方案相比，本发明的系统和方法仅需对存储器接口做少许修改，更简单易用，可移植性更强。
-
公开(公告)号：CN118672660A
公开(公告)日：2024-09-20
申请号：CN202410780245.4
申请日：2024-06-18
Applicant: 东南大学
IPC: G06F9/38 , G06F9/30 , G06F12/0877
Abstract: 本发明提出一种基于RISC‑V指令集的向量访存优化系统，旨在提升深度学习和大模型应用中的访存性能。通过设计数据预取器和缓存(Cache)调度器，实现对向量访存指令的优化。具体包括：设计连续地址预取器、跨步地址预取器和间接地址预取器，提前加载数据以减少处理器等待时间；设计Cache地址映射规则和基于预测的Cache替换策略，优化向量数据的空间占用和长期占用问题。
-
公开(公告)号：CN104821121B
公开(公告)日：2017-09-26
申请号：CN201510187659.7
申请日：2015-04-21
Applicant: 东南大学
IPC: G09B23/18
Abstract: 本发明公开了一种基于局域网和FPGA的远程电路设计硬件实验系统及方法，实验系统包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB‑JTAG下载线相连进行通信；实验方法为将系统各部分相连，用户通过客户端PC机进行实验并上传至服务器端，服务器端将相关数据下载到硬件实验平台中，硬件实验平台不断收集相关数据并发往客户端PC机进行显示供用户参考。本发明和现有的软件仿真实验与硬件实验相比，真实反映硬件电路的运行情况，支持网络下的远程实验；将硬件平台监控程序以及网络监控和数据采集程序运行在同一芯片的ARM核中，减轻了服务器的负担；用户可在该系统上做各种数字电路的设计实验。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.034 seconds)
