-
公开(公告)号：CN113035952B
公开(公告)日：2024-06-21
申请号：CN202011510550.X
申请日：2020-12-18
Applicant: 三菱电机株式会社
Abstract: 涉及半导体装置及集成电路。改善在RESURF区域形成的MOSFET的耐压性能的提高与接通电阻的降低之间的折衷关系。半导体装置具有：N型扩散层(3)，形成于P型扩散层(1)的表层部，作为RESURF区域而起作用；N型填埋扩散层(2)，形成于N型扩散层(3)的高电位侧电路侧的底部，杂质峰值浓度比N型扩散层(3)高；以及MOSFET，将N型扩散层(3)作为漂移层。MOSFET具有：热氧化膜(9)，形成于成为漏极区域的N型扩散层(4)与成为源极区域的N型扩散层(7)之间；以及N型扩散层(14)，形成于热氧化膜(9)之下，杂质峰值浓度比N型扩散层(3)高。N型扩散层(14)的低电位侧电路侧的端部比N型填埋扩散层的低电位侧电路侧的端部更靠近低电位侧电路。
-
公开(公告)号：CN116646348A
公开(公告)日：2023-08-25
申请号：CN202310129713.7
申请日：2023-02-17
Applicant: 三菱电机株式会社
IPC: H01L27/02
Abstract: 涉及半导体装置及其制造方法，能够防止耐压性能降低。半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层；第2导电型的埋入层，形成于高电位侧电路的底部；以及MOSFET，将RESURF层作为漂移层，MOSFET具有：第2导电型的N型半导体层，作为漏极层起作用；第1导电型的P型半导体层，处于N型半导体层的低电位侧电路侧；以及第2导电型的N型半导体层，形成于P型半导体层的表面，作为源极层起作用，N型半导体层的端部与埋入层的端部相比处于低电位侧电路侧，埋入层及N型半导体层的端部在俯视观察时具有弯曲部(30、40)。弯曲部(40)的曲率中心O′的位置与弯曲部(30)相比靠近高电位侧电路，弯曲部(40)的曲率小于弯曲部(30)。
-
公开(公告)号：CN113035952A
公开(公告)日：2021-06-25
申请号：CN202011510550.X
申请日：2020-12-18
Applicant: 三菱电机株式会社
Abstract: 涉及半导体装置及集成电路。改善在RESURF区域形成的MOSFET的耐压性能的提高与接通电阻的降低之间的折衷关系。半导体装置具有：N型扩散层(3)，形成于P型扩散层(1)的表层部，作为RESURF区域而起作用；N型填埋扩散层(2)，形成于N型扩散层(3)的高电位侧电路侧的底部，杂质峰值浓度比N型扩散层(3)高；以及MOSFET，将N型扩散层(3)作为漂移层。MOSFET具有：热氧化膜(9)，形成于成为漏极区域的N型扩散层(4)与成为源极区域的N型扩散层(7)之间；以及N型扩散层(14)，形成于热氧化膜(9)之下，杂质峰值浓度比N型扩散层(3)高。N型扩散层(14)的低电位侧电路侧的端部比N型填埋扩散层的低电位侧电路侧的端部更靠近低电位侧电路。
-
公开(公告)号：CN110634835A
公开(公告)日：2019-12-31
申请号：CN201910517155.5
申请日：2019-06-14
Applicant: 三菱电机株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明目的是提供能够缓和台阶的半导体装置及其制造方法。本发明涉及的半导体装置具备：第1层间绝缘膜，具有第1开口；第2层间绝缘膜，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层；第3层间绝缘膜；以及SOG(Spin on Glass)膜，以俯视观察时与第1开口重叠的方式形成，第2开口的开口面积比第1开口大，在剖视观察时，在将第1开口的宽度即第1开口宽度设为W1，将第2开口的宽度即第2开口宽度设为W2，将从半导体衬底表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1，以及将从半导体衬底表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时，满足(H2-H1)/((W2-W1)/2)≤3.6。
-
Patent Agency Ranking
公开(公告)号：CN110634835B
公开(公告)日：2023-10-24
申请号：CN201910517155.5
申请日：2019-06-14
Applicant: 三菱电机株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明目的是提供能够缓和台阶的半导体装置及其制造方法。本发明涉及的半导体装置具备：第1层间绝缘膜，具有第1开口；第2层间绝缘膜，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层；第3层间绝缘膜；以及SOG(Spin on Glass)膜，以俯视观察时与第1开口重叠的方式形成，第2开口的开口面积比第1开口大，在剖视观察时，在将第1开口的宽度即第1开口宽度设为W1，将第2开口的宽度即第2开口宽度设为W2，将从半导体衬底表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1，以及将从半导体衬底表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时，满足(H2‑H1)/((W2‑W1)/2)≤3.6。
-
公开(公告)号：CN108701624B
公开(公告)日：2023-03-21
申请号：CN201680082698.3
申请日：2016-03-01
Applicant: 三菱电机株式会社
Inventor： 川崎裕二
IPC: H01L21/66
Abstract: 在半导体晶片(1)形成多个半导体元件(5)。在对多个半导体元件(5)进行划分的切割线(6、7)之上形成膜厚测量用配线图案(3、4)。在半导体元件(5)及膜厚测量用配线图案(3、4)之上形成SOG膜(10)。对膜厚测量用配线图案(3、4)的中央部之上的SOG膜(10)的膜厚进行测量。膜厚测量用配线图案(3、4)是长边与切割线(3、4)平行的长方形图案。
-
公开(公告)号：CN108701624A
公开(公告)日：2018-10-23
申请号：CN201680082698.3
申请日：2016-03-01
Applicant: 三菱电机株式会社
Inventor： 川崎裕二
IPC: H01L21/66
Abstract: 在半导体晶片(1)形成多个半导体元件(5)。在对多个半导体元件(5)进行划分的切割线(6、7)之上形成膜厚测量用配线图案(3、4)。在半导体元件(5)及膜厚测量用配线图案(3、4)之上形成SOG膜(10)。对膜厚测量用配线图案(3、4)的中央部之上的SOG膜(10)的膜厚进行测量。膜厚测量用配线图案(3、4)是长边与切割线(3、4)平行的长方形图案。
-
公开(公告)号：CN112802839B
公开(公告)日：2024-06-14
申请号：CN202011238738.3
申请日：2020-11-09
Applicant: 三菱电机株式会社
Abstract: 向自举电容(39)供给充电电流的半导体装置具有半导体层(1)、N+型扩散区域(5b)及N型扩散区域(2)、P+型扩散区域(4a)及P型扩散区域(3a)、N+型扩散区域(5a)、源极电极(10b)、漏极电极(10c)、背栅极电极(10a)、栅极电极(9a)。N+型扩散区域(5b)及N型扩散区域(2)与自举电容(39)的第1电极电连接。电源电压(Vcc)供给至N+型扩散区域(5a)。源极电极(10b)与第3半导体区域(N+型扩散区域(5a))连接且被供给电源电压。背栅极电极(10a)连接至与N+型扩散区域(5a)分离的区域，并且接地。源极电极(10b)与背栅极电极(10a)之间的耐压大于电源电压。
-
公开(公告)号：CN112802839A
公开(公告)日：2021-05-14
申请号：CN202011238738.3
申请日：2020-11-09
Applicant: 三菱电机株式会社
Abstract: 向自举电容(39)供给充电电流的半导体装置具有半导体层(1)、N+型扩散区域(5b)及N型扩散区域(2)、P+型扩散区域(4a)及P型扩散区域(3a)、N+型扩散区域(5a)、源极电极(10b)、漏极电极(10c)、背栅极电极(10a)、栅极电极(9a)。N+型扩散区域(5b)及N型扩散区域(2)与自举电容(39)的第1电极电连接。电源电压(Vcc)供给至N+型扩散区域(5a)。源极电极(10b)与第3半导体区域(N+型扩散区域(5a))连接且被供给电源电压。背栅极电极(10a)连接至与N+型扩散区域(5a)分离的区域，并且接地。源极电极(10b)与背栅极电极(10a)之间的耐压大于电源电压。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
