-
公开(公告)号：CN113010346B
公开(公告)日：2023-01-13
申请号：CN202110263452.9
申请日：2017-12-01
Applicant: 三星电子株式会社(KR)
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号：CN113541916A
公开(公告)日：2021-10-22
申请号：CN202110257766.8
申请日：2021-03-09
Applicant: 三星电子株式会社 , 首尔大学校产学协力团 , 朝鲜大学校产学协力团
Abstract: 一种基于同态加密的密文处理方法和装置。该方法包括：基于从用于自举密文的模归约提取的样本，确定与该模归约相对应的近似多项式；以及基于该近似多项式自举密文。
-
公开(公告)号：CN113010346A
公开(公告)日：2021-06-22
申请号：CN202110263452.9
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
-
公开(公告)号：CN115987299B
公开(公告)日：2024-02-20
申请号：CN202211678436.7
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种执行错误检测操作的存储器系统，包括：半导体存储器设备以及存储器控制器，其被配置为：将第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位发送到半导体存储器设备；基于第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位，生成最终错误检测码位；从半导体存储器设备接收返回的错误检测码位，所述返回的错误检测码位包括在全码率模式期间的第一错误检测码位和第二错误检测码位以及在半码率模式期间的合并的错误检测码位；以及将最终错误检测码位和返回的错误检测码位进行比较，以确定由半导体接收的第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位是否包括错误。
-
Patent Agency Ranking
公开(公告)号：CN113630234A
公开(公告)日：2021-11-09
申请号：CN202110400670.2
申请日：2021-04-14
Applicant: 三星电子株式会社 , 首尔大学校产学协力团 , 朝鲜大学校产学协力团
Abstract: 本申请提供了使用同态加密的加密方法及装置以及执行同态加密方案的装置。使用同态加密的加密方法可以包括：通过对数据进行加密来生成密文；以及，通过针对与密文相对应的模基于对一个或多个目标点的选择执行模约减，来对密文进行自举。
-
公开(公告)号：CN113630233A
公开(公告)日：2021-11-09
申请号：CN202110380217.X
申请日：2021-04-08
Applicant: 三星电子株式会社 , 首尔大学校产学协力团 , 朝鲜大学校产学协力团
IPC: H04L9/00
Abstract: 一种基于使用奇函数性质的同态加密的加密方法及装置。所述加密方法包括：通过对数据进行加密来生成密文；以及通过针对与密文相对应的模基于奇函数性质执行模约减，对密文进行自举。
-
公开(公告)号：CN100354844C
公开(公告)日：2007-12-12
申请号：CN200410045853.3
申请日：2004-05-20
Applicant: 三星电子株式会社
Inventor： 金荣植
IPC: G06F13/16
CPC classification number: G06F13/364
Abstract: 提供一种总线仲裁器和总线仲裁方法。所述总线仲裁器包括总线请求寄存器堆、存储区寄存器堆、和比较电路，从而将总线授权信号优先分配给导致用于输出总线请求信号的多个总线主控器之中的页命中的总线主控器。总线请求寄存器堆存储从相应总线主控器中输出的每个存储器存取地址。存储区寄存器堆存储外部存储器设备的相应存储区的读出放大器中存储的页索引。比较电路将根据相应存储器存取地址所选择的存储区寄存器堆的寄存器中存储的页索引与总线请求寄存器堆中存储的页索引相比较，然后根据比较结果将页命中或页脱靶输出到总线请求寄存器堆。总线仲裁器将用于授权对总线进行存取的总线授权信号优先分配给导致页命中的总线主控器。
-
-
公开(公告)号：CN108153609B
公开(公告)日：2023-06-13
申请号：CN201711248279.5
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.031 seconds)
