公开(公告)号：CN116017982A

公开(公告)日：2023-04-25

申请号：CN202211265544.1

申请日：2022-10-17

Applicant: 三星电子株式会社

Inventor： 金注男 ,  崔恩荣 ,  金亨俊 ,  李烔和 ,  崔铜成

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 提供了一种制造半导体装置的方法，所述方法包括：在下结构上形成堆叠且交替的层间绝缘层和牺牲层的模制结构；形成穿过模制结构的孔；通过从牺牲层的侧表面去除牺牲层的通过孔暴露的部分来分别在模制结构的牺牲层中形成凹陷区域；在每个凹陷区域中顺序地形成初始阻挡图案和电荷存储图案；在孔中顺序地形成隧穿层和沟道层；形成穿透模制结构的沟槽，使得沟槽以线形状延伸；去除由沟槽暴露的牺牲层，使得初始阻挡图案被暴露；以及在去除牺牲层之后氧化初始阻挡图案，从而形成阻挡图案。

公开(公告)号：CN118016130A

公开(公告)日：2024-05-10

申请号：CN202310944018.6

申请日：2023-07-28

Applicant: 三星电子株式会社

Inventor： 金注男 ,  朴世准 ,  辛刚仁 ,  申昌焕 ,  李惠志 ,  张佑在

IPC: G11C16/34 ,  G11C16/10

Abstract: 提供了存储器装置和存储器装置的操作方法。所述存储器装置包括存储器单元阵列、电压生成器和控制逻辑，存储器单元阵列包括多个存储器单元，电压生成器被配置为生成在数据写入操作期间施加到所述多个存储器单元的编程电压和验证电压，控制逻辑被配置为：在数据写入操作期间控制多个编程循环，以将所述多个存储器单元编程到多个编程状态，并且被配置为确定在所述多个编程循环中编程是通过还是失败，其中，控制逻辑控制所述多个编程循环，以在所述多个编程循环中的至少一个编程循环中通过使用用于验证第n编程状态的验证条件来验证将被编程到第n+1编程状态的一个或多个第n+1存储器单元(n是大于或等于1的整数)。

公开(公告)号：CN116209273A

公开(公告)日：2023-06-02

申请号：CN202211194996.5

申请日：2022-09-28

Applicant: 三星电子株式会社

Inventor： 金注男 ,  朴世准 ,  李载德 ,  金嘉银

IPC: H10B43/35 ,  H10B43/27

Abstract: 公开了一种半导体器件，可以包括：多个栅电极，在衬底上在竖直方向上彼此间隔开；多个沟道结构，贯穿多个栅电极并在竖直方向上延伸；以及多条位线，布置在多个沟道结构上并连接到多个沟道结构。多条位线可以包括在彼此不同的竖直高度处以构成至少两个层的多条下位线和多条上位线。多条上位线可以在第一水平方向上彼此间隔开，并在与第一水平方向垂直的第二水平方向上彼此平行地延伸。可以在多条下位线中的彼此相邻的两条下位线之间限定下扩展空间。

公开(公告)号：CN115642181A

公开(公告)日：2023-01-24

申请号：CN202210859705.3

申请日：2022-07-20

Applicant: 三星电子株式会社

Inventor： 李载德 ,  金注男 ,  朴世准 ,  李来泳

IPC: H01L29/78 ,  H01L29/30

Abstract: 提供了一种半导体器件。该半导体器件可以包括：外围电路结构；存储单元块，布置在外围电路结构上并包括串，该串中的每一个包括串联连接并且在竖直方向上堆叠的下选择晶体管、存储单元晶体管和上选择晶体管；以及位线，在存储单元块上。位线可以包括与串中的第一串至第三串电连接的第一位线。第一串至第三串的下选择晶体管分别包括第一下选择栅电极至第三下选择栅电极。第二下选择栅电极可以布置在与第一下选择栅电极不同的竖直层级处，而第三下选择栅电极可以布置在与第一下选择栅电极相同的竖直层级处。