-
公开(公告)号：CN116744685A
公开(公告)日：2023-09-12
申请号：CN202310246521.4
申请日：2023-03-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：外围电路结构，包括外围电路和第一接合焊盘，第一接合焊盘连接到外围电路；外围电路结构上的单元结构，单元结构包括接合到第一接合焊盘的第二接合焊盘；以及单元结构上的焊盘结构。单元结构包括具有第一面以及与第一面相对的第二面的单元衬底、延伸穿过单元衬底并连接到电极层的第一接触插塞、以及延伸穿过单元衬底并连接到单元衬底的第二接触插塞。第一接触插塞和第二接触插塞中的每一个连接到焊盘结构，并且旁路过孔在第二面上与焊盘结构接触。
-
公开(公告)号：CN114124295A
公开(公告)日：2022-03-01
申请号：CN202110925177.2
申请日：2021-08-12
Applicant: 三星电子株式会社 , 延世大学校产学协力团
Abstract: 提供了发送器和接收器以及包括该发送器和接收器的存储系统。所述发送器包括多路复用器、控制逻辑和电压模式驱动器。多路复用器基于多个输入数据信号和多相位时钟信号产生多个时间交织数据信号。多个输入数据信号并行输入。多个输入数据信号中的每一个输入数据信号为二进制信号并且具有彼此不同的两个电压电平。控制逻辑基于多个时间交织数据信号产生至少一个下拉控制信号和多个上拉控制信号。多个上拉控制信号中的每一个上拉控制信号的电压电平被暂时升压。电压模式驱动器基于至少一个下拉控制信号和多个上拉控制信号产生输出数据信号。输出数据信号为双二进制信号并且具有彼此不同的三个电压电平。
-
Patent Agency Ranking
公开(公告)号：CN114446988A
公开(公告)日：2022-05-06
申请号：CN202111260065.6
申请日：2021-10-28
Applicant: 三星电子株式会社
IPC: H01L27/11575
Abstract: 提供了一种半导体装置和包括半导体装置的数据存储系统。所述半导体装置包括第一基底结构和第二基底结构，第一基底结构包括第一基底、电路器件、第一互连线、位于第一互连线的上表面上的接合金属层以及位于第一互连线的上表面上且位于接合金属层的横向表面上的第一接合绝缘层，第二基底结构位于第一基底结构上并且包括第二基底、栅电极、沟道结构、第二互连线、接合过孔和第二接合绝缘层，接合过孔连接到第二互连线和接合金属层、并且具有倾斜为使得接合过孔的宽度随着接近第一基底结构而增大的横向表面，第二接合绝缘层与接合过孔的至少下部接触。接合金属层包括虚设接合金属层，虚设接合金属层不连接到接合过孔并且与第二接合绝缘层接触。
-
公开(公告)号：CN115206984A
公开(公告)日：2022-10-18
申请号：CN202210276622.1
申请日：2022-03-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 提供了一种三维半导体存储器装置和电子系统。所述三维半导体存储器装置可以包括：第一衬底，其包括单元阵列区域和单元阵列接触区域；外围电路结构，其位于第一衬底上；以及单元阵列结构。单元阵列结构可以包括：堆叠件，其位于外围电路结构上；位于单元阵列区域上并且穿透堆叠件的第一竖直沟道结构和第二竖直沟道结构；以及第二衬底，其连接到第一竖直沟道结构和第二竖直沟道结构。堆叠件可以位于外围电路结构与第二衬底之间。第二衬底可以包括第一部分和第二部分。第一部分可以接触第一竖直沟道结构，并且可以掺杂第一导电类型。第二部分可以接触第二竖直沟道结构，并且可以掺杂与第一导电类型不同的第二导电类型。
-
公开(公告)号：CN115811886A
公开(公告)日：2023-03-17
申请号：CN202211104229.0
申请日：2022-09-09
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一衬底结构，该第一衬底结构包括衬底、电路器件、以及电路器件上的第一接合金属层；以及第二衬底结构，在第一衬底结构上连接到第一衬底结构，其中，第二衬底结构包括：板层，具有第一区和第二区；栅电极，堆叠在板层下方并在第二区中沿第二方向延伸不同的长度；沟道结构，在第一区中，穿透栅电极并且各自包括沟道层；输入/输出接触结构，在第二区中，穿透板层和栅电极并且各自包括接触导电层；以及第二接合金属层，连接到第一接合金属层，其中输入/输出接触结构的上表面的高度高于沟道结构的上表面的高度。
-
公开(公告)号：CN115811885A
公开(公告)日：2023-03-17
申请号：CN202211113052.0
申请日：2022-09-14
Applicant: 三星电子株式会社
Abstract: 一种制造三维半导体存储器装置的方法包括在第一基板的第一表面上形成外围电路结构，在第二基板的第一表面上形成单元阵列结构，以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构可以通过在第二基板上形成背侧通路和初步接触焊盘并形成半导体层来形成。孔可以形成为穿透半导体层并暴露初步接触焊盘，并且可以通过去除初步接触焊盘的上部而形成，从而形成与半导体层分离的接触焊盘。该方法可以进一步包括在半导体层上形成堆叠、在堆叠上形成绝缘层、以及形成穿透绝缘层并连接到接触焊盘的接触插塞。
-
公开(公告)号：CN113900357A
公开(公告)日：2022-01-07
申请号：CN202110653917.1
申请日：2021-06-11
Applicant: 三星电子株式会社
Abstract: 提供了测量图案均匀性的装置和方法，以及通过使用该测量方法制造掩模的方法。该测量装置包括被配置为生成并输出光的光源，被配置为支撑测量目标的平台，被配置为将从光源输出的光传送到支撑在平台上的测量目标的光学系统，以及被配置为检测由测量目标反射并衍射的光或者通过穿过测量目标而衍射的光的第一检测器，其中第一检测器被配置为检测光瞳平面的光瞳图像，并且基于光瞳图像的零阶光和一阶光中的至少一个的强度来测量测量目标的阵列区域的图案均匀性。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
