公开(公告)号：CN114361161A

公开(公告)日：2022-04-15

申请号：CN202110859281.6

申请日：2021-07-28

Applicant: 三星电子株式会社

Inventor： 金孝敬 ,  具滋玟 ,  金宗赫 ,  文大荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件，包括：衬底，所述衬底包括隔离层图案和有源图案；缓冲绝缘层图案，所述缓冲绝缘层图案在所述衬底上；多晶硅结构，所述多晶硅结构在所述有源图案和所述缓冲绝缘层图案上，所述多晶硅结构接触所述有源图案的一部分，并且所述多晶硅结构在平行于所述衬底的上表面的方向上延伸；第一扩散阻挡层图案，所述第一扩散阻挡层图案在所述多晶硅结构的上表面上，所述第一扩散阻挡层图案包括至少掺杂有碳的多晶硅；第二扩散阻挡层图案，所述第二扩散阻挡层图案在所述第一扩散阻挡层图案上，所述第二扩散阻挡层图案至少包括金属；以及第一金属图案和第一覆盖层图案，所述第一金属图案和所述第一覆盖层图案堆叠在所述第二扩散阻挡层图案上。

公开(公告)号：CN117279371A

公开(公告)日：2023-12-22

申请号：CN202310349415.9

申请日：2023-03-31

Applicant: 三星电子株式会社

Inventor： 金宗赫 ,  具滋玟 ,  金范书 ,  柳原锡

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10N70/20 ,  H01L23/528 ,  H10N59/00 ,  H10N79/00

Abstract: 可以提供一种半导体存储器件，包括：有源图案，由器件隔离图案限定；位线，在器件隔离图案和有源图案上在第一方向上延伸；位线封盖图案，包括依次堆叠在位线的上表面上的第一封盖图案、第二封盖图案和第三封盖图案；以及屏蔽图案，覆盖位线的一侧。屏蔽图案的上表面可以在比第一封盖图案的上表面低的高度处。

公开(公告)号：CN116249345A

公开(公告)日：2023-06-09

申请号：CN202211419129.7

申请日：2022-11-14

Applicant: 三星电子株式会社

Inventor： 金范书 ,  具宝蓝 ,  具滋玟 ,  金成吉 ,  金宗赫

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括由器件分离层限定的有源区域，有源区域包括第一部分和限定在第一部分的两侧上的第二部分；位线，与有源区域交叉并在基底上沿第一方向延伸；以及位线接触件，设置在基底与位线之间并直接连接到有源区域的第一部分。位线接触件包括凹入到基底中的凹进区域和在凹进区域上的上部区域，凹进区域的宽度随着距位线的距离增大而减小，凹进区域包括与基底形成边界并具有直线形状的斜面，并且凹进区域的斜面的起点低于器件分离层的上表面。

公开(公告)号：CN119947086A

公开(公告)日：2025-05-06

申请号：CN202411458532.X

申请日：2024-10-18

Applicant: 三星电子株式会社

Inventor： 宋秀娟 ,  具滋玟 ,  金范书 ,  金宗赫 ,  文大荣 ,  徐昌佑 ,  柳原锡 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了包括位线的半导体装置。所述半导体装置包括：基底，包括第一有源区域；位线，在基底上，跨过第一有源区域；位线接触件，在位线与第一有源区域之间，并且在位线接触孔中，位线接触孔延伸到基底中；位线接触间隔件，在位线接触孔内的位线接触件的侧壁上；位线间隔件，在位线的侧壁上；抗氧化层，在位线的侧壁与位线间隔件之间以及位线接触件的侧壁与位线间隔件之间；以及掩埋接触件，在掩埋接触孔中，穿过位线接触间隔件，并且接触第一有源区域，其中，抗氧化层包括含硅材料，含硅材料包括SiOx，其中，0

公开(公告)号：CN118073316A

公开(公告)日：2024-05-24

申请号：CN202311406051.X

申请日：2023-10-27

Applicant: 三星电子株式会社

Inventor： 金宗赫 ,  金康仁 ,  金奎完 ,  金民澈 ,  金永锡 ,  吴泰雄

IPC: H01L23/528 ,  H01L21/768 ,  H01L29/36 ,  H01L29/04

Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括：衬底，具有在第一方向上延伸的衬底凹槽；栅极绝缘层，共形地覆盖衬底凹槽的内壁；含金属图案，设置在栅极绝缘层上并填充衬底凹槽的下部；硅图案，设置在衬底凹槽中的含金属图案上；以及在衬底凹槽中的硅图案上的字线覆盖图案，硅图案包括覆盖含金属图案的上表面和栅极绝缘层的侧表面并具有形成在其上的图案凹槽的第一硅图案以及填充图案凹槽的第二硅图案，第一硅图案具有第一杂质浓度，第二硅图案具有比第一杂质浓度小的第二杂质浓度。

公开(公告)号：CN117750758A

公开(公告)日：2024-03-22

申请号：CN202311183750.2

申请日：2023-09-14

Applicant: 三星电子株式会社

Inventor： 文大荣 ,  具滋玟 ,  金奎完 ,  金宗赫 ,  金孝敬 ,  朴奇洙

IPC: H10B12/00

Abstract: 公开了一种集成电路装置。该集成电路装置包括：基底，包括多个有源区域；多个器件隔离层，设置在基底中并且限定多个有源区域；多条位线，在基底上在第一水平方向上彼此间隔开，并且在与第一水平方向交叉的第二水平方向上延伸；多个绝缘栅栏，在第二水平方向上彼此间隔开并且设置在多条位线中的相邻位线之间；多个掩埋接触件，连接到多个有源区域并且设置在多条位线中的相邻位线之间以及多个绝缘栅栏之间；以及多个竖直绝缘层，竖直地定位在多个绝缘栅栏与多个掩埋接触件之间。