-
Patent Agency Ranking
公开(公告)号：CN117500268A
公开(公告)日：2024-02-02
申请号：CN202310960724.X
申请日：2023-08-01
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：基板，包括沟槽和接触凹陷；直接接触，设置在沟槽内部并具有比沟槽的宽度小的宽度；位线结构，设置在直接接触上并具有比沟槽的宽度小的宽度；间隔物结构，设置在直接接触的侧表面和位线结构的侧表面上；以及掩埋接触，通过间隔物结构与直接接触和位线结构间隔开并填充接触凹陷。间隔物结构包括：氧化物膜，在沟槽内部设置在直接接触和掩埋接触之间；籽晶层，设置在氧化物膜上并在沟槽内部设置在直接接触和掩埋接触之间；以及体层，在籽晶层上填充沟槽并包括硅氮化物。籽晶层包括碳。
-
公开(公告)号：CN119947086A
公开(公告)日：2025-05-06
申请号：CN202411458532.X
申请日：2024-10-18
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了包括位线的半导体装置。所述半导体装置包括：基底，包括第一有源区域；位线，在基底上，跨过第一有源区域；位线接触件，在位线与第一有源区域之间，并且在位线接触孔中，位线接触孔延伸到基底中；位线接触间隔件，在位线接触孔内的位线接触件的侧壁上；位线间隔件，在位线的侧壁上；抗氧化层，在位线的侧壁与位线间隔件之间以及位线接触件的侧壁与位线间隔件之间；以及掩埋接触件，在掩埋接触孔中，穿过位线接触间隔件，并且接触第一有源区域，其中，抗氧化层包括含硅材料，含硅材料包括SiOx，其中，0
-
公开(公告)号：CN118613051A
公开(公告)日：2024-09-06
申请号：CN202410223244.X
申请日：2024-02-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种集成电路器件包括：衬底，所述衬底具有多个有源区；位线，所述位线在所述衬底上沿水平方向延伸；绝缘盖图案，所述绝缘盖图案形成在所述位线上并且沿着所述位线延伸；直接接触，所述直接接触设置在形成于所述衬底上的直接接触孔中，并且连接在从所述多个有源区当中选择的第一有源区与所述位线之间；以及间隔物结构，所述间隔物结构接触所述直接接触的侧壁和所述位线的侧壁。所述间隔物结构包括：第一间隔物层，所述第一间隔物层在所述直接接触的所述侧壁和所述位线的所述侧壁上沿垂直方向延伸；以及第二间隔物层，所述第二间隔物层覆盖所述第一间隔物层的至少一部分并且沿所述垂直方向延伸。
-
公开(公告)号：CN119521657A
公开(公告)日：2025-02-25
申请号：CN202410845027.4
申请日：2024-06-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：第一有源图案和第二有源图案，其中每个包括中心部分和边缘部分，第一有源图案的中心部分和第二有源图案的边缘部分彼此相邻；在第一有源图案和第二有源图案之间的器件隔离图案；在第一有源图案的中心部分上的位线节点接触；在位线节点接触上的位线；在第二有源图案的边缘部分上的存储节点接触；在位线和存储节点接触之间的位线间隔物；以及在位线间隔物的下部和存储节点接触之间的间隙填充绝缘图案。第一有源图案的中心部分可以包括在其上部中的中心氧化物区。
-
公开(公告)号：CN114256157A
公开(公告)日：2022-03-29
申请号：CN202110646168.X
申请日：2021-06-10
Applicant: 三星电子株式会社
IPC: H01L21/8242
Abstract: 公开了一种用于制造包括气隙的半导体装置的方法。所述方法包括以下步骤：将半导体基底装载到腔室中，半导体基底包括氧化硅膜；通过供应第一硅源材料在氧化硅膜上沉积种子层；在种子层上供应吹扫气体；通过重复第一循环在种子层上沉积保护层，第一循环包括供应基体源材料层和随后供应第一硅源材料；以及通过重复第二循环在保护层上沉积氮化硅膜，第二循环包括供应第二硅源材料和随后供应氮源材料。
-
-
-
-
Search Results
5
records
(took 0.098 seconds)
