公开(公告)号：CN118139416A

公开(公告)日：2024-06-04

申请号：CN202311603921.2

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金志雄 ,  金泰勋 ,  文基俸 ,  S·R·李 ,  李诚馥 ,  林浚熙 ,  崔洛龙 ,  黄善劲

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：衬底；模制结构，其包括按照台阶形状堆叠的栅电极以及模制绝缘层；沟道结构，其在衬底上，与栅电极交叉并且穿过模制结构；单元接触件，其连接至栅电极；第一层间绝缘层，其在模制结构上并且覆盖沟道结构和单元接触件；第一金属图案，其连接至沟道结构，第一金属图案的上表面与第一层间绝缘层的上表面共面；第二金属图案，其连接至单元接触件，第二金属图案的上表面与第一金属图案的上表面共面；第一阻挡层，其沿着第一层间绝缘层的上表面、第一金属图案和第二金属图案延伸；以及第一虚设穿通件，其穿过第一阻挡层。

公开(公告)号：CN119110585A

公开(公告)日：2024-12-10

申请号：CN202410663492.6

申请日：2024-05-27

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金泰勋

IPC: H10B41/20 ,  H10B41/30 ,  H10B43/20 ,  H10B43/30

Abstract: 本公开涉及半导体器件和数据存储系统。该半导体器件包括：板层；栅电极，栅电极在板层上沿第一方向堆叠并且彼此间隔开，栅电极包括第一栅电极和位于第一栅电极上的第二栅电极；水平绝缘层，水平绝缘层位于第一栅电极与第二栅电极之间；第一沟道结构，第一沟道结构在第一方向上延伸穿过第一栅电极；第二沟道结构，第二沟道结构在第一方向上延伸穿过第二栅电极并且分别电连接到第一沟道结构；接触插塞，接触插塞在第一方向上延伸穿过水平绝缘层并且分别连接到栅电极；虚设垂直结构，虚设垂直结构在第一方向上延伸穿过水平绝缘层并且围绕接触插塞；以及单元区域绝缘层，单元区域绝缘层覆盖虚设垂直结构的上表面。

公开(公告)号：CN118139415A

公开(公告)日：2024-06-04

申请号：CN202311601446.5

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金志雄 ,  金泰勋 ,  S·R·李 ,  林浚熙 ,  崔洛龙 ,  黄善劲

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 一种半导体存储器装置，包括：衬底，其包括单元阵列区域和延伸区域；模制结构，其包括顺序地堆叠在衬底的单元阵列区域上并且以阶梯形状堆叠在衬底的延伸区域上的多个栅电极、以及与多个栅电极交替地堆叠的多个模制绝缘膜；多个沟道结构，其位于衬底的单元阵列区域上，其中，多个沟道结构中的每一个延伸穿过模制结构并且与多个栅电极交叉；多个单元接触件，其位于衬底的延伸区域上并且分别连接到多个栅电极；第一层间绝缘膜，其位于模制结构上，以便覆盖多个沟道结构和多个单元接触件。

公开(公告)号：CN117858516A

公开(公告)日：2024-04-09

申请号：CN202311277941.5

申请日：2023-09-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金泰勋 ,  林秀焕 ,  崔亨源

IPC: H10B80/00 ,  H01L29/423 ,  H01L29/10

Abstract: 一种垂直半导体器件，包括：图案结构，包括交替且重复堆叠在衬底上的多个绝缘图案和多个栅电极，其中图案结构包括用作擦除晶体管的栅电极的第一栅电极，其中第一栅电极是多个栅电极中的一个；以及在穿过图案结构的沟道孔中的沟道结构，其中沟道结构包括数据存储结构、第一沟道、未掺杂半导体衬垫、掺杂半导体图案、填充绝缘图案和覆盖图案，其中数据存储结构、第一沟道、未掺杂半导体衬垫和掺杂半导体图案顺序地设置在第一栅电极的侧壁上。

公开(公告)号：CN119012695A

公开(公告)日：2024-11-22

申请号：CN202410395394.9

申请日：2024-04-02

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金泰勋

IPC: H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35 ,  G11C16/04

Abstract: 提供了一种非易失性存储器件和包括非易失性存储器件的存储器系统。该非易失性存储器件可以包括：衬底，其具有单元区域和连接区域；电极结构，其包括堆叠在所述衬底上的电极和覆盖所述电极当中的最上面的电极的绝缘图案；垂直结构，其在所述单元区域中穿过所述电极结构与所述衬底连接；填充绝缘层，其在所述连接区域中覆盖所述电极结构；缓冲绝缘层，其位于覆盖绝缘层上；导电图案；以及上半导体图案，其穿过所述缓冲绝缘层与所述导电图案连接。覆盖绝缘层可以覆盖电极结构、垂直结构和填充绝缘层，并且可以包括位于单元区域中的贯穿孔和位于连接区域中的至少一个贯穿开口。导电图案可以具有位于贯穿孔中的至少一部分，并且可以与垂直结构连接。

公开(公告)号：CN115696930A

公开(公告)日：2023-02-03

申请号：CN202210895322.1

申请日：2022-07-26

Applicant: 三星电子株式会社

Inventor： 林秀焕 ,  金南斌 ,  金森基 ,  金泰勋 ,  杨韩光 ,  李昌熙 ,  郑载勋 ,  崔亨源

IPC: H10B43/35 ,  H10B43/20 ,  H10B43/40 ,  H10B43/50

Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：下结构，其包括半导体衬底和半导体衬底上的电路装置；堆叠结构，其包括在竖直方向上交替的层间绝缘层和栅电极；以及沟道结构，其穿透堆叠结构。沟道结构包括核心绝缘层、沟道层、栅极电介质层和沟道焊盘。沟道焊盘的一部分在水平方向上与栅电极之中的最上面的栅电极重叠。沟道焊盘包括第一焊盘层和第一焊盘层上的第二焊盘层。第二焊盘层包括掺杂有杂质并且具有N型导电性的掺杂的多晶硅。第一焊盘层包括未掺杂的多晶硅区域和掺杂的多晶硅区域中的至少一个，该掺杂的多晶硅区域具有N型导电性，并且具有比第二焊盘层的杂质浓度低的杂质浓度。