公开(公告)号：CN110729306A

公开(公告)日：2020-01-24

申请号：CN201910413646.5

申请日：2019-05-17

Applicant: 三星电子株式会社

Inventor： 杨韩光 ,  孙龙勋 ,  康文综 ,  权赫镐 ,  安圣洙 ,  李昭润

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 提供了三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；竖直沟道结构，在上基底上的第一区中穿过堆叠结构；第一竖直支撑结构，在上基底上的第二区中穿过堆叠结构；以及内部外围接触结构，穿过堆叠结构和上基底并且电连接到内部外围垫部，其中，第一竖直支撑结构的上表面设置在与竖直沟道结构的上表面不同的水平上并且与内部外围接触结构的上表面共面。

公开(公告)号：CN113496997A

公开(公告)日：2021-10-12

申请号：CN202110356067.9

申请日：2021-04-01

Applicant: 三星电子株式会社

Inventor： 姜相敏 ,  杨韩光

IPC: H01L23/528 ,  H01L29/423 ,  H01L23/50 ,  H01L23/522

Abstract: 一种半导体器件包括：衬底；在衬底上的下结构，下结构包括第一布线结构、第二布线结构以及覆盖第一布线结构和第二布线结构的下绝缘结构；第一图案层，包括板部分和通路部分，板部分在下绝缘结构上，通路部分从板部分的下部延伸到下绝缘结构中并与第一布线结构重叠；石墨烯装碳材料层，在通路部分与第一布线结构之间与通路部分和第一布线结构接触；栅极层，在第一图案层上在垂直于衬底的上表面的垂直方向上堆叠并彼此间隔开；以及存储垂直结构，在垂直方向上贯穿栅极层。

公开(公告)号：CN115696930A

公开(公告)日：2023-02-03

申请号：CN202210895322.1

申请日：2022-07-26

Applicant: 三星电子株式会社

Inventor： 林秀焕 ,  金南斌 ,  金森基 ,  金泰勋 ,  杨韩光 ,  李昌熙 ,  郑载勋 ,  崔亨源

IPC: H10B43/35 ,  H10B43/20 ,  H10B43/40 ,  H10B43/50

Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：下结构，其包括半导体衬底和半导体衬底上的电路装置；堆叠结构，其包括在竖直方向上交替的层间绝缘层和栅电极；以及沟道结构，其穿透堆叠结构。沟道结构包括核心绝缘层、沟道层、栅极电介质层和沟道焊盘。沟道焊盘的一部分在水平方向上与栅电极之中的最上面的栅电极重叠。沟道焊盘包括第一焊盘层和第一焊盘层上的第二焊盘层。第二焊盘层包括掺杂有杂质并且具有N型导电性的掺杂的多晶硅。第一焊盘层包括未掺杂的多晶硅区域和掺杂的多晶硅区域中的至少一个，该掺杂的多晶硅区域具有N型导电性，并且具有比第二焊盘层的杂质浓度低的杂质浓度。