公开(公告)号：CN117858516A

公开(公告)日：2024-04-09

申请号：CN202311277941.5

申请日：2023-09-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金泰勋 ,  林秀焕 ,  崔亨源

IPC: H10B80/00 ,  H01L29/423 ,  H01L29/10

Abstract: 一种垂直半导体器件，包括：图案结构，包括交替且重复堆叠在衬底上的多个绝缘图案和多个栅电极，其中图案结构包括用作擦除晶体管的栅电极的第一栅电极，其中第一栅电极是多个栅电极中的一个；以及在穿过图案结构的沟道孔中的沟道结构，其中沟道结构包括数据存储结构、第一沟道、未掺杂半导体衬垫、掺杂半导体图案、填充绝缘图案和覆盖图案，其中数据存储结构、第一沟道、未掺杂半导体衬垫和掺杂半导体图案顺序地设置在第一栅电极的侧壁上。

公开(公告)号：CN115696930A

公开(公告)日：2023-02-03

申请号：CN202210895322.1

申请日：2022-07-26

Applicant: 三星电子株式会社

Inventor： 林秀焕 ,  金南斌 ,  金森基 ,  金泰勋 ,  杨韩光 ,  李昌熙 ,  郑载勋 ,  崔亨源

IPC: H10B43/35 ,  H10B43/20 ,  H10B43/40 ,  H10B43/50

Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：下结构，其包括半导体衬底和半导体衬底上的电路装置；堆叠结构，其包括在竖直方向上交替的层间绝缘层和栅电极；以及沟道结构，其穿透堆叠结构。沟道结构包括核心绝缘层、沟道层、栅极电介质层和沟道焊盘。沟道焊盘的一部分在水平方向上与栅电极之中的最上面的栅电极重叠。沟道焊盘包括第一焊盘层和第一焊盘层上的第二焊盘层。第二焊盘层包括掺杂有杂质并且具有N型导电性的掺杂的多晶硅。第一焊盘层包括未掺杂的多晶硅区域和掺杂的多晶硅区域中的至少一个，该掺杂的多晶硅区域具有N型导电性，并且具有比第二焊盘层的杂质浓度低的杂质浓度。