公开(公告)号：CN106997783B

公开(公告)日：2021-12-28

申请号：CN201610916491.3

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  郑会柱 ,  姜郁成

IPC: G11C29/42

Abstract: 提供了半导体存储装置和操作半导体存储装置的方法。可以通过访问存储单元阵列的页以提供包括可单独写入至存储器的页的数据子单元的数据，并提供配置为检测和校正数据中的误差位的奇偶校验数据，以及响应于确定所选数据子单元包括可校正误差而选择性地实现所选数据子单元的回写，来提供从包括存储单元阵列和误差校正电路的半导体存储装置擦除误差的方法。

公开(公告)号：CN106297895B

公开(公告)日：2021-06-22

申请号：CN201610396687.4

申请日：2016-06-07

Applicant: 三星电子株式会社

Inventor： 郑会柱 ,  车相彦 ,  金炫中

IPC: G11C29/42 ,  G06F11/10

Abstract: 一种纠错电路、半导体存储器装置及其控制方法。一种控制半导体存储器装置的方法可包括：在包括在半导体存储器装置中的纠错码(ECC)引擎处从存储器控制器接收数据，所述数据包括至少一个预定差错。可在ECC引擎处接收预定奇偶校验，其中，所述预定奇偶校验被构造为与没有所述至少一个预定差错的数据对应。可利用包括所述至少一个预定差错的数据和所述预定奇偶校验来确定数据中的差错的数量是否能够通过ECC引擎来校正。

公开(公告)号：CN1979679A

公开(公告)日：2007-06-13

申请号：CN200610148653.X

申请日：2006-11-22

Applicant: 三星电子株式会社

Inventor： 郑会柱 ,  张永赞

IPC: G11C7/10

CPC classification number: G11C5/147 ,  G11C7/1006

Abstract: 在一个实施例中，半导体装置包括至少一个配置成生成输出数据的电路元件。至少一个控制电路被配置成基于来自用于接收输出数据的接收半导体器件的反馈自适应控制输出数据的功率。

公开(公告)号：CN106205663B

公开(公告)日：2020-12-15

申请号：CN201610381950.2

申请日：2016-06-01

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  郑会柱 ,  姜郁成 ,  朴哲佑

IPC: G11C7/10 ,  G11C29/56

Abstract: 公开了半导体存储器设备、存储器系统及错误校正的方法。半导体存储器设备能够在半导体存储器设备外部检测半导体存储器设备中生成的误校正比特。所述半导体存储器设备可以基于从外部接收到的第一数据生成第一检查比特；将包括第一数据和第一检查比特的纠错码(ECC)码字划分到多个ECC码字组；以及将由包括在第一ECC码字组中的错误比特所引起的误校正比特布置在另一ECC码字组中而不是第一ECC码字组中。

公开(公告)号：CN107393596A

公开(公告)日：2017-11-24

申请号：CN201710281643.1

申请日：2017-04-26

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  郑会柱 ,  柳睿信 ,  赵诚珍

IPC: G11C29/42

CPC classification number: G11C29/52 ,  G06F11/1048 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C29/70 ,  G11C2029/0411 ,  H03M13/13 ,  G11C29/42

Abstract: 一种半导体存储设备包括存储单元阵列、控制逻辑电路以及纠错电路。控制逻辑电路通过对命令进行解码来生成控制信号。在半导体存储设备的写模式中，控制逻辑电路控制纠错电路从所选择的子页读取第一单元数据，并且在通过对第一单元数据执行纠错码解码来生成校验子数据时基于第一子单元数据和第二子单元数据之一以及将被写入到子页中的主数据来生成第一奇偶校验数据。当第一子单元数据包括至少一个错误位时，纠错电路基于与主数据相关联的数据掩码信号来有选择地修改第一奇偶校验数据。

公开(公告)号：CN101436910A

公开(公告)日：2009-05-20

申请号：CN200810174540.6

申请日：2008-11-10

Applicant: 三星电子株式会社

Inventor： 张永赞 ,  郑会柱

IPC: H04B14/06 ,  H04L25/02

CPC classification number: H04L25/4917 ,  H04L25/028 ,  H04L25/0292 ,  H04L25/062

Abstract: 本发明提供用于多电平通信的装置和方法。在一个实施例中，该装置包括驱动器电路，所述驱动器电路被配置为使得对于一组可能的符号中的每个符号，所述驱动器电路产生处于关联的电压电平的至少一个数据信号。其中，相邻的电压电平限定关联的电压间隔，而且所述驱动器电路被配置为产生所述电压电平以使得中央电压间隔小于与所述中央电压间隔相邻的电压间隔中的至少一个电压间隔。

公开(公告)号：CN1996489A

公开(公告)日：2007-07-11

申请号：CN200610172518.9

申请日：2006-12-26

Applicant: 三星电子株式会社

Inventor： 郑会柱

IPC: G11C11/401 ,  G11C11/4096 ,  G11C11/4063 ,  G11C11/408

CPC classification number: G06F13/1689

Abstract: 公开了一种存储器系统，可以包括存储器件和存储器控制器。存储器件可以包括第一存储体和第二存储体。存储器控制器可以包括可以存储读请求的读请求调度队列，并且可以控制读请求调度队列，使得如果针对第一存储体的第一和第二读请求和针对第二存储体的第三读请求连续地发生，可以通过向针对第一存储体的第一和第二读请求施加第一附加等待时间，以及通过向针对第二存储体的第三读请求施加第二附加等待时间，无缝地输出来自存储器件的数据。

公开(公告)号：CN1599246A

公开(公告)日：2005-03-23

申请号：CN200410068793.7

申请日：2004-09-07

Applicant: 三星电子株式会社

Inventor： 金圭现 ,  郑会柱

IPC: H03K3/013

CPC classification number: G06F1/04 ,  G11C7/22 ,  H03K3/013 ,  H03K3/02 ,  H03K5/156

Abstract: 本发明涉及一种扩频时钟发生器，其包括非易失性存储器以存储对应于预定延迟的控制码。延迟电路接收具有预定位数的控制码，这些控制码位确定延迟固定时钟信号一段时间的延迟量。该延迟降低了由周期性时钟信号引起的电磁干扰。

公开(公告)号：CN1542839A

公开(公告)日：2004-11-03

申请号：CN200410047728.6

申请日：2004-05-02

Applicant: 三星电子株式会社

Inventor： 李祯培 ,  郑会柱

IPC: G11C5/06

CPC classification number: G06F13/1673 ,  G06F13/1684

Abstract: 本发明提供了一种解决由于传输线路影响而引起的信号恶化的改进的存储系统。所述改进的存储系统包括第一缓冲器，与所述第一缓冲器耦合的至少一个第一存储装置，以及多个信号迹线。所述第一缓冲器和存储装置被安装在母板上。同样地，所述多个信号迹线在所述母板上被布线。这样做除去了引起信号反射、并随之产生信号恶化的短线负载。

公开(公告)号：CN107437435A

公开(公告)日：2017-12-05

申请号：CN201710371303.8

申请日：2017-05-23

Applicant: 三星电子株式会社

Inventor： 柳睿信 ,  车相彦 ,  郑会柱 ,  赵诚珍

IPC: G11C29/02 ,  G11C29/00

CPC classification number: G11C29/022 ,  G11C29/838

Abstract: 提供了一种操作半导体存储器件的方法。在操作包括含有多个存储体阵列的存储器单元阵列在内的半导体存储器件的方法中，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中与第一区域不同的第二区域中。