存储单元具有“与非”逻辑结构的非易失性半导体存储器

    公开(公告)号:CN1033344C

    公开(公告)日:1996-11-20

    申请号:CN94102724.4

    申请日:1994-03-12

    CPC classification number: G11C16/0483 G11C17/123

    Abstract: 一种存储单元具有“与非”逻辑结构的非易失性半导体集成电路。一种非易失性半导体集成电路,其存储单元阵列由多个各个具有第1至第N个“与非”结构的存信单元晶体管组成,该存储器有多个与第一存储单元晶体管串联连接的第一串选择晶体管的多个与第N个存储单元晶体管串联连接的第二串选择晶体管相连接。其中一个与第1和第N个存储单元串联连接的串选择晶体管,其控制端子接一个接地点,从而具有地选择功能和串选择功能。

    提高半导体存贮器的操作速度的电路

    公开(公告)号:CN1072528A

    公开(公告)日:1993-05-26

    申请号:CN92113235.2

    申请日:1992-11-19

    CPC classification number: G11C7/1048 G11C7/12 G11C7/22 G11C8/18

    Abstract: 一个带有地址转换探测电路的半导体存贮器,包括一个输入信号探测器100B。用以接收在输入缓冲器中被缓冲的外部输入信号,一个控制装置100C用以响应输入信号探测器的输出信号产生一个信号ΦPzd,控制一个读出放大器,一个补偿信号发生器100D,用以产生一个补偿信号SACS以通过接收输入信号探测器和控制装置的输出信号补偿一对二进制位线和/或数据输入输出线路。因此,二进制位线和/或数据输入/输出线路在读出放大器不工作期间总是被补偿的。

    包括多重误差检验与校正电路的非易失性存储器

    公开(公告)号:CN1033607C

    公开(公告)日:1996-12-18

    申请号:CN93109191.8

    申请日:1993-07-30

    Inventor: 赵星熙 李炯坤

    CPC classification number: G06F11/1008 G06F11/1076

    Abstract: 半导体存储器,包括:分成许多副单元组的存储单元组,各副单元组既有正常存储单元又有奇偶校验单元;许多读出放大器组,各接到副单元组中的各单元,用于对来自副单元组的单元数据执行读出操作;许多误差检验与校正电路,各接到各读出放大器组,以修正单元数据中的出错位;以及,各连接到误差检验与校正电路的输出译码器;当该存储器在正常方式下工作,就选择副单元组之一,当其按页式工作时,则选择全部副单元组。

    存储单元具有“与非”逻辑结构的非易失性半导体存储器

    公开(公告)号:CN1101451A

    公开(公告)日:1995-04-12

    申请号:CN94102724.4

    申请日:1994-03-12

    CPC classification number: G11C16/0483 G11C17/123

    Abstract: 一种存储单元具有“与非”逻辑结构的非易失性半导体集成电路。一种非易失性半导体集成电路,其存储单元阵列由多个各个具有第1至第N个“与非”结构的存储单元晶体管组成,该存储器有多个与第一存储单元晶体管串联连接的第一串选择晶体管的多个与第N个存储单元晶体管串联连接的第二串选择晶体管相连接。其中一个与第1和第N个存储单元串联连接的串选择晶体管,其控制端子接一个接地点,从而具有地选择功能和串选择功能。

    掩膜只读存储器
    8.
    发明公开

    公开(公告)号:CN1070279A

    公开(公告)日:1993-03-24

    申请号:CN92109280.6

    申请日:1992-08-10

    CPC classification number: G11C17/123 H01L27/112

    Abstract: 一种在半导体存储器中的掩膜只读存储器有:一给定导电类型的扩散区在第一方向上延伸并以隔离区与另一扩散区隔开;一字线在和第一方向垂直的第二方向上延伸,且和另一字线平行;一位线沿第一方向在一区域里延伸,该区域在字线布线上方形成并对应于扩散区之间的隔离区,该位线通过给定的接触区和字线接触。因位线和扩散区隔开一给定间隔,故周转时间(TAT)可以大大降低。

Patent Agency Ranking