公开(公告)号：CN115224041A

公开(公告)日：2022-10-21

申请号：CN202210381847.3

申请日：2022-04-12

Applicant: 三星电子株式会社

Inventor： 金敬勳 ,  金嘉银 ,  朴珠希 ,  洪锡愚

IPC: H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/108 ,  H01L23/544 ,  G11C5/02

Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。半导体装置包括：基底，具有第一区域、围绕第一区域的第二区域和围绕第二区域的第三区域；存储器结构，在第一区域上；第一缺陷检测器，在第二区域上；以及坝结构，在第三区域上，其中，坝结构围绕第一缺陷检测器并且包括堆叠在第三区域上的多条导线。

公开(公告)号：CN113394227A

公开(公告)日：2021-09-14

申请号：CN202110198791.3

申请日：2021-02-22

Applicant: 三星电子株式会社

Inventor： 金嘉银 ,  孙仑焕 ,  朴珠希 ,  赵晟元

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 一种半导体存储器件和用于制造半导体存储器件的方法，所述器件包括：位于衬底上的外围逻辑结构；位于所述外围逻辑结构上的水平导电衬底；包括沿垂直方向堆叠的多个电极焊盘的堆叠结构；连接到所述水平导电衬底的板接触插塞；以及连接到所述下连接布线主体的第一穿透电极，其中，所述板接触插塞的上表面和所述第一穿透电极的上表面位于同一平面上，所述板接触插塞包括彼此直接连接的上部和下部，所述第一穿透电极包括彼此直接连接的上部和下部，远离所述板接触插塞的所述上表面和所述第一穿透电极的所述上表面移动，所述上部的宽度增大并且所述下部的宽度减小。

公开(公告)号：CN112349729A

公开(公告)日：2021-02-09

申请号：CN202010776340.9

申请日：2020-08-05

Applicant: 三星电子株式会社

Inventor： 玄昇 ,  高东旭 ,  朴珠希 ,  宋柱鹤 ,  安钟善 ,  赵晟元

IPC: H01L27/11578 ,  H01L27/11563 ,  H01L27/11573

Abstract: 一种垂直半导体器件可以包括衬底、堆叠结构、绝缘中间层、缓冲图案和第一接触插塞。堆叠结构可以包括在衬底上一个堆叠在另一个上的绝缘图案和导电图案。导电图案可以在平行于衬底的上表面的第一方向上延伸，并且导电图案的边缘可以具有阶梯形状。导电图案可以包括由导电图案的暴露的上表面限定的焊盘图案。绝缘中间层可以覆盖堆叠结构。缓冲图案可以在绝缘中间层上。第一接触插塞可以穿过缓冲图案和绝缘中间层。第一接触插塞可以接触焊盘图案中的一个。缓冲图案可以减少由形成第一接触插塞引起的缺陷。