公开(公告)号：CN106057869A

公开(公告)日：2016-10-26

申请号：CN201610108652.6

申请日：2016-02-26

Applicant: 三星电子株式会社

Inventor： 李东勋 ,  朴善钦

IPC: H01L29/10 ,  H01L21/28 ,  H01L21/336 ,  H01L27/11

CPC classification number: H01L21/823431 ,  H01L21/3086 ,  H01L27/1104 ,  H01L29/66484 ,  H01L29/1033 ,  H01L29/66795

Abstract: 一种半导体器件及其制造方法，该方法包括：在衬底上形成硬掩模层和牺牲层；在牺牲层上形成包括沿第一方向延伸且沿第二方向彼此间隔开的第一至第三上子心轴的上心轴，第一上子心轴的宽度小于第二和第三上子心轴的宽度；在每个上子心轴的侧壁上形成第一间隔件；去除上心轴；以第一间隔件为蚀刻掩模蚀刻牺牲层，以形成包括多个子心轴的下心轴；在下子心轴的侧壁上形成第二间隔件；去除下心轴；以第二间隔件为蚀刻掩模图案化硬掩模层和衬底，以形成彼此并排沿第一方向延伸且沿第二方向彼此间隔开的第一至第十鳍；去除第一、第二、第五和第八鳍；形成与第三、第四、第六和第七鳍交叉的第一栅电极和与第六、第七、第九和第十鳍交叉的第二栅电极。

公开(公告)号：CN106057804A

公开(公告)日：2016-10-26

申请号：CN201610228052.3

申请日：2016-04-13

Applicant: 三星电子株式会社

Inventor： 吕京奂 ,  朴省昱 ,  李承宰 ,  崔道永 ,  朴善钦 ,  尹泰应 ,  车东镐 ,  陈瑞宜

IPC: H01L27/088 ,  H01L29/06

CPC classification number: H01L29/408 ,  H01L27/1104 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L27/0886 ,  H01L29/0649

Abstract: 本公开涉及一种半导体器件。该半导体器件包括衬底、衬底上的有源图案、与有源图案交叉的栅电极和栅电极上的封盖结构。封盖结构包括顺序层叠在栅电极上的第一封盖图案和第二封盖图案。第二封盖图案完全覆盖第一封盖图案的顶表面，第二封盖图案的介电常数大于第一封盖图案的介电常数。

公开(公告)号：CN104810402A

公开(公告)日：2015-07-29

申请号：CN201510034190.3

申请日：2015-01-23

Applicant: 三星电子株式会社

Inventor： 申宪宗 ,  金成玟 ,  金秉瑞 ,  朴善钦 ,  裵贤俊

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明构思提供了半导体器件及其制造方法。半导体器件可以包括：第一鳍区域；第二鳍区域；隔离绝缘层，使第一鳍区域与第二鳍区域隔离并具有岛形状；第一栅极，交叉第一鳍区域；第二栅极，交叉第二鳍区域；以及第三栅极，覆盖隔离绝缘层的侧壁和顶表面并交叉隔离绝缘层。

公开(公告)号：CN106057804B

公开(公告)日：2022-02-01

申请号：CN201610228052.3

申请日：2016-04-13

Applicant: 三星电子株式会社

Inventor： 吕京奂 ,  朴省昱 ,  李承宰 ,  崔道永 ,  朴善钦 ,  尹泰应 ,  车东镐 ,  陈瑞宜

IPC: H01L27/088 ,  H01L29/06

Abstract: 本公开涉及一种半导体器件。该半导体器件包括衬底、衬底上的有源图案、与有源图案交叉的栅电极和栅电极上的封盖结构。封盖结构包括顺序层叠在栅电极上的第一封盖图案和第二封盖图案。第二封盖图案完全覆盖第一封盖图案的顶表面，第二封盖图案的介电常数大于第一封盖图案的介电常数。

公开(公告)号：CN110224027A

公开(公告)日：2019-09-10

申请号：CN201910394282.0

申请日：2015-01-23

Applicant: 三星电子株式会社

Inventor： 申宪宗 ,  金成玟 ,  金秉瑞 ,  朴善钦 ,  裵贤俊

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明构思提供了半导体器件及其制造方法。半导体器件可以包括：第一鳍区域；第二鳍区域；隔离绝缘层，使第一鳍区域与第二鳍区域隔离并具有岛形状；第一栅极，交叉第一鳍区域；第二栅极，交叉第二鳍区域；以及第三栅极，覆盖隔离绝缘层的侧壁和顶表面并交叉隔离绝缘层。

公开(公告)号：CN110224027B

公开(公告)日：2022-05-31

申请号：CN201910394282.0

申请日：2015-01-23

Applicant: 三星电子株式会社

Inventor： 申宪宗 ,  金成玟 ,  金秉瑞 ,  朴善钦 ,  裵贤俊

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明构思提供了半导体器件及其制造方法。半导体器件可以包括：第一鳍区域；第二鳍区域；隔离绝缘层，使第一鳍区域与第二鳍区域隔离并具有岛形状；第一栅极，交叉第一鳍区域；第二栅极，交叉第二鳍区域；以及第三栅极，覆盖隔离绝缘层的侧壁和顶表面并交叉隔离绝缘层。

公开(公告)号：CN105990444B

公开(公告)日：2021-07-06

申请号：CN201610088274.X

申请日：2016-02-17

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  车东镐 ,  朴善钦

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：第一有源鳍至第四有源鳍，它们彼此并排在第一方向上延伸；以及场绝缘膜，其覆盖第一有源鳍至第四有源鳍的下部，第一有源鳍和第二有源鳍从场绝缘膜突出第一高度，第三有源鳍从场绝缘膜突出与第一高度不同的第二高度，并且第一有源鳍与第二有源鳍之间的间隔不同于第三有源鳍与第四有源鳍之间的间隔。

公开(公告)号：CN105990444A

公开(公告)日：2016-10-05

申请号：CN201610088274.X

申请日：2016-02-17

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  车东镐 ,  朴善钦

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7848 ,  H01L27/0207 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/165 ,  H01L29/78 ,  H01L29/06 ,  H01L29/785

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：第一有源鳍至第四有源鳍，它们彼此并排在第一方向上延伸；以及场绝缘膜，其覆盖第一有源鳍至第四有源鳍的下部，第一有源鳍和第二有源鳍从场绝缘膜突出第一高度，第三有源鳍从场绝缘膜突出与第一高度不同的第二高度，并且第一有源鳍与第二有源鳍之间的间隔不同于第三有源鳍与第四有源鳍之间的间隔。

公开(公告)号：CN105810566A

公开(公告)日：2016-07-27

申请号：CN201610037020.5

申请日：2016-01-20

Applicant: 三星电子株式会社

Inventor： 朴善钦 ,  金成玟

IPC: H01L21/027

CPC classification number: H01L29/6656 ,  H01L21/3086 ,  H01L21/76232 ,  H01L27/1104 ,  H01L27/11524 ,  H01L27/11536 ,  H01L21/0271 ,  H01L21/033

Abstract: 提供了半导体装置和制造半导体装置的方法，制造半导体装置的方法包括：在基底上顺序地堆叠硬掩模层、第一牺牲层和第二牺牲层；通过蚀刻第二牺牲层在第一牺牲层上形成第一芯轴；在第一芯轴的侧壁上形成第一间隔件；形成在已经去除第一芯轴的区域之外设置的光致抗蚀剂图案；通过使用第一间隔件和光致抗蚀剂图案作为各自的蚀刻掩模蚀刻第一牺牲层来形成第二芯轴和第三芯轴；在第二芯轴和第三芯轴的侧壁上形成第二间隔件和第三间隔件；通过蚀刻硬掩模层和基底的至少一部分来形成具有第一节距的第一有源图案和具有第二节距的第二有源图案；以及形成装置隔离层以使第一有源图案和第二有源图案的上部分突出。

公开(公告)号：CN106158746B

公开(公告)日：2021-10-29

申请号：CN201610228203.5

申请日：2016-04-13

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  朴善钦 ,  申宪宗 ,  车东镐

IPC: H01L21/8234 ,  H01L21/762 ,  H01L27/088

Abstract: 提供了半导体器件及其形成方法。所述方法可以包括：通过刻蚀衬底形成第一深度的第一沟槽来形成鳍；在所述第一沟槽中形成第一器件隔离层；通过刻蚀所述第一器件隔离层和所述衬底，形成大于所述第一深度的第二深度的第二沟槽；在所述第二沟槽中形成第二器件隔离层；在所述鳍上形成多个虚设栅极；通过刻蚀所述虚设栅极中的至少一个以及所述鳍，形成小于所述第一深度的第三深度的第三沟槽；以及在所述第三沟槽中形成第三器件隔离层。