-
公开(公告)号：CN115954031A
公开(公告)日：2023-04-11
申请号：CN202210971322.5
申请日：2022-08-12
Applicant: 三星电子株式会社
Abstract: 一种存储设备包括非易失性存储器件和存储控制器，该非易失性存储器件包括存储单元阵列，该存储控制器用于控制非易失性存储器件。存储单元阵列包括字线、存储单元和将字线划分为存储块的字线切割区。存储控制器包括纠错码(ECC)引擎和存储器接口，ECC引擎包括ECC编码器。ECC编码器对用户数据中的每一个子数据单元执行第一ECC编码操作，以产生奇偶校验位并产生多个ECC扇区；选择要存储在外单元中的外单元位，以构成包括外单元位的外ECC扇区；以及对外ECC扇区执行第二ECC编码操作，以产生外奇偶校验位。存储器接口向非易失性存储器件发送包括ECC扇区和外奇偶校验位的码字集。
-
公开(公告)号：CN118737234A
公开(公告)日：2024-10-01
申请号：CN202410018195.6
申请日：2024-01-05
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器装置和控制非易失性存储器装置的方法。将存储器块划分为包括在垂直方向上设置的第一子块和第二子块的多个子块，其中，存储器块包括多个单元串，并且每个单元串包括在垂直方向上设置的多个存储器单元。独立地执行针对所述多个子块中的每个的正常擦除操作。执行针对第一子块的干扰验证读取操作，以确定连接到第一子块的擦除状态下的字线的存储器单元的阈值电压是否增大到高于参考电平。基于干扰验证读取操作的结果选择性地执行后擦除操作，以降低第一子块的擦除状态下的存储器单元的阈值电压。
-
公开(公告)号：CN115705879A
公开(公告)日：2023-02-17
申请号：CN202210882506.4
申请日：2022-07-26
Applicant: 三星电子株式会社
Abstract: 公开了操作非易失性存储器装置的方法和非易失性存储器装置。在操作包括一个或多个存储器块的一个或多个非易失性存储器装置的方法中，每个存储器块包括在竖直方向上布置的多个存储器单元和多个页。将在沟道孔的第一方向上布置的页设置为第一页至第N页。沟道孔的尺寸在第一方向上增大并且在第二方向上减小。将在沟道孔的第二方向上布置的页设置为第N+1页至第2N页。设置第一页对至第N页对，使得第一页至第N页之中的第K页和第N+1页至第2N页之中的第N+K页形成一个页对。包括在至少一个页对中的两个页的奇偶校验区通过包括在所述至少一个页对中的所述两个页共享。
-
公开(公告)号：CN116322054A
公开(公告)日：2023-06-23
申请号：CN202210985874.1
申请日：2022-08-16
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置和存储装置。所述非易失性存储装置，包括存储单元阵列和控制电路。存储器单元阵列包括多条字线、设置在多个沟道孔中的多个存储器单元以及在第一水平方向上延伸并将字线划成多个存储器块的字线切割区域。结合到多条字线中的每条的多个目标存储器单元基于所述多个存储器单元中的每个的位置索引被分组成外单元和内单元。控制电路控制对结合到所述多条字线中的目标字线的目标存储器单元的编程操作，使得每个外单元存储第一数量的位，并且每个内单元存储第二数量的位。第二数量是大于第一数量的自然数。
-
公开(公告)号：CN116261334A
公开(公告)日：2023-06-13
申请号：CN202211576186.6
申请日：2022-12-08
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，穿透多个栅电极层，并沿第一方向延伸；多个第一隔离结构，沿平行于衬底的上表面的第二方向延伸，并将多个栅电极层划分为多个块；以及多个第二隔离结构，在多个块中的每一个内沿第二方向延伸。多个第一隔离结构中的每一个可以仅包括第一竖直绝缘层，并且多个第二隔离结构中的至少一个可以包括第二竖直绝缘层和导电层。
-
Patent Agency Ranking
公开(公告)号：CN116156888A
公开(公告)日：2023-05-23
申请号：CN202211141107.9
申请日：2022-09-20
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置、包括非易失性存储器装置的存储装置及其制造方法。所述非易性存储器装置包括：第一基底，包括包含从三维(3D)存储器单元阵列的多条字线之中选择一条字线的行解码器的第一外围电路区域；以及第二基底，包括第二外围电路区域和单元区域，第二外围电路区域包括从3D存储器单元阵列的多条位线之中选择至少一条位线的页缓冲器单元，单元区域包括形成在第二外围电路区域中的3D存储器单元阵列。3D存储器单元阵列通过将第二基底竖直堆叠在第一基底上并将第二基底接合到第一基底而设置在第一外围电路区域与第二外围电路区域之间。
-
公开(公告)号：CN116110473A
公开(公告)日：2023-05-12
申请号：CN202211375832.2
申请日：2022-11-04
Applicant: 三星电子株式会社
Abstract: 公开一种存储器装置、存储器系统和操作存储器系统的方法。所述操作存储器系统的方法包括：在存储器装置中，将存储在页缓冲器电路中的K个逻辑页编程到存储器单元阵列中；在经过第一延迟时间之后，从存储器装置将编程到存储器单元阵列中的K个逻辑页读取到页缓冲器电路中；在存储器控制器中，将N‑K个逻辑页发送到存储器装置；以及在存储器装置中，基于读取的K个逻辑页和N‑K个逻辑页，将N个逻辑页编程到存储器单元阵列中，其中，K是正整数，并且N是大于K的正整数。
-
公开(公告)号：CN115620785A
公开(公告)日：2023-01-17
申请号：CN202210807153.1
申请日：2022-07-07
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 一种非易失性存储(NVM)器件包括多个存储块和接收特定命令和地址的控制逻辑。控制逻辑可以响应于地址对与多个存储块中的所选择的块的字线之一连接的存储单元执行基于单元计数的动态读取(CDR)操作。控制逻辑包括单元计数比较电路，其被配置为：(1)根据CDR操作将多个状态中的最高编程状态的第一单元计数值与至少一个参考值进行比较，以及(2)将多个状态中的擦除状态的第二单元计数值与该至少一个参考值进行比较。另外，控制逻辑包括读取电平选择器，其被配置为根据单元计数比较电路的比较结果来选择读取电平偏移。
-
公开(公告)号：CN120020697A
公开(公告)日：2025-05-20
申请号：CN202411602011.7
申请日：2024-11-11
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了一种存储设备和该存储设备的操作方法。所述存储设备包括非易失性存储器，所述非易失性存储器包括虚拟块，所述虚拟块包括存储逻辑页面编号(LPN)和物理页面编号(PPN)的对(LPN‑PPN对)的L2P对区域和存储寻址到所述PPN的数据的数据区域；易失性存储器，所述易失性存储器包括存储与所述LPN相对应的虚拟块编号(VBN)的L2V表、存储所述LPN‑PPN对的L2P高速缓存和存储虚拟块的L2P对区域中存储的LPN的一部分的LPN范围映射；以及控制器，其被配置为控制非易失性存储器和易失性存储器。
-
公开(公告)号：CN116343871A
公开(公告)日：2023-06-27
申请号：CN202211223298.3
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 公开了在非易失性存储器中重编程数据的方法和编程数据的方法。在一种在非易失性存储器装置中对数据进行重编程的方法中，所述非易失性存储器装置包括多个页，所述多个页中的每个页包括多个存储器单元，从编程在所述多个页中的多个页数据之中读取编程在第一页中的第一页数据。所述多个页数据具有包括多个状态的阈值电压分布。对第一页数据执行纠错码(ECC)解码。基于对第一页数据执行ECC解码的结果和重编程电压，对包括在第一页数据中的多个位之中的发生错误的目标位选择性地执行重编程操作。目标位与所述多个状态之中的第一状态对应。重编程电压的电压电平被适应性地改变。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.04 seconds)
