-
公开(公告)号:CN103219718A
公开(公告)日:2013-07-24
申请号:CN201310016652.X
申请日:2013-01-16
Applicant: 三星电子株式会社
Abstract: 一种静电放电(ESD)保护电路,包括:第一电源线;第二电源线;地线;两个堆叠的晶体管,串联在第一电源线和地线之间;第一电阻,连接在所述第一电源线和第一节点之间;第一晶体管和电容器,串联连接在所述第一节点和所述地线之间;第二晶体管,连接在所述第二电源线和第二节点之间;第三晶体管,连接在所述第一电源线和第三节点之间;反相器,连接在所述第三节点和地线之间,并且具有连接到所述第二节点的输入;第四晶体管,连接到所述第一电源线,并且具有连接到所述第二节点的栅极;第五晶体管,连接在所述第二电源线和所述第三节点之间,并且具有连接到所述第四晶体管的一端的栅极。
-
公开(公告)号:CN104103689A
公开(公告)日:2014-10-15
申请号:CN201410143763.1
申请日:2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823814 , H01L21/02529 , H01L21/02532 , H01L21/266 , H01L21/76805 , H01L21/76895 , H01L21/823821 , H01L21/823871 , H01L23/535 , H01L27/0288 , H01L27/0886 , H01L27/0924 , H01L27/1104 , H01L27/1116 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66795 , H01L29/7848
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中,半导体器件包括:至少一个有源鳍,从衬底突出;第一栅电极,交叉有源鳍;第一杂质区,形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
公开(公告)号:CN118191451A
公开(公告)日:2024-06-14
申请号:CN202311710220.9
申请日:2023-12-12
Applicant: 三星电子株式会社
Inventor: 蒂莫西·约旦·戴维斯 , 徐宇镇 , 全灿熙
Abstract: 提供了分析静电放电网络的方法和系统。在所述方法中,接收表征半导体器件的输入数据。所述半导体器件包括输入/输出(I/O)焊盘、静电放电保护电路和至少一个功能电路。基于所述输入数据并且使用多个电阻和至少一个预定方程来计算所述静电放电保护电路的公共电阻。所述多个电阻与所述I/O焊盘、所述静电放电保护电路和所述至少一个功能电路相关联。通过排除所述公共电阻对所述半导体器件执行网络分析。
-
公开(公告)号:CN104103689B
公开(公告)日:2018-12-04
申请号:CN201410143763.1
申请日:2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中,半导体器件包括:至少一个有源鳍,从衬底突出;第一栅电极,交叉有源鳍;第一杂质区,形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
公开(公告)号:CN103219718B
公开(公告)日:2017-05-31
申请号:CN201310016652.X
申请日:2013-01-16
Applicant: 三星电子株式会社
Abstract: 一种静电放电(ESD)保护电路,包括:第一电源线;第二电源线;地线;两个堆叠的晶体管,串联在第一电源线和地线之间;第一电阻,连接在所述第一电源线和第一节点之间;第一晶体管和电容器,串联连接在所述第一节点和所述地线之间;第二晶体管,连接在所述第二电源线和第二节点之间;第三晶体管,连接在所述第一电源线和第三节点之间;反相器,连接在所述第三节点和地线之间,并且具有连接到所述第二节点的输入;第四晶体管,连接到所述第一电源线,并且具有连接到所述第二节点的栅极;第五晶体管,连接在所述第二电源线和所述第三节点之间,并且具有连接到所述第四晶体管的一端的栅极。
-
-
-
-