-
公开(公告)号：CN118016130A
公开(公告)日：2024-05-10
申请号：CN202310944018.6
申请日：2023-07-28
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置和存储器装置的操作方法。所述存储器装置包括存储器单元阵列、电压生成器和控制逻辑，存储器单元阵列包括多个存储器单元，电压生成器被配置为生成在数据写入操作期间施加到所述多个存储器单元的编程电压和验证电压，控制逻辑被配置为：在数据写入操作期间控制多个编程循环，以将所述多个存储器单元编程到多个编程状态，并且被配置为确定在所述多个编程循环中编程是通过还是失败，其中，控制逻辑控制所述多个编程循环，以在所述多个编程循环中的至少一个编程循环中通过使用用于验证第n编程状态的验证条件来验证将被编程到第n+1编程状态的一个或多个第n+1存储器单元(n是大于或等于1的整数)。
-
公开(公告)号：CN118412358A
公开(公告)日：2024-07-30
申请号：CN202311644163.9
申请日：2023-12-01
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了具有堆叠结构的图像传感器及其制造方法，所述图像传感器可以包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括像素区域和外围区域，像素区域包括多个像素，第二半导体芯片结合到第一半导体芯片的下表面，第二半导体芯片包括多个逻辑元件，像素区域包括多个滤色器和在像素区域中的栅栏，多个滤色器对应于多个像素，栅栏具有网格图案，并且多个滤色器中的每个滤色器通过栅栏彼此分开，外围区域包括屏蔽区域和屏蔽外区域，屏蔽区域围绕像素区域，以及包括在屏蔽外区域中的栅栏绝缘层，栅栏绝缘层包括与栅栏相同的材料。
-
公开(公告)号：CN111816660A
公开(公告)日：2020-10-23
申请号：CN202010272722.8
申请日：2020-04-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种三维半导体存储器件包括：包括交替堆叠的栅结构和第一电介质图案的堆叠结构；穿透堆叠结构的垂直沟道；以及从垂直沟道和第一栅结构之间延伸到垂直沟道和第一电介质图案之间的电荷存储层。栅结构包括具有彼此面对且具有不同宽度的顶表面和底表面的第一栅结构。电荷存储层包括在垂直沟道与第一栅结构之间的第一段以及在垂直沟道与第一电介质图案之间的第二段。第一段的厚度大于第二段的厚度。每个第一栅结构的顶表面的宽度和每个第一栅结构的底表面的宽度中的一个与在该第一栅结构上的第一电介质图案的宽度相同。
-
Patent Agency Ranking
公开(公告)号：CN110246532B
公开(公告)日：2024-11-19
申请号：CN201910132407.2
申请日：2019-02-22
Applicant: 三星电子株式会社
Abstract: 非易失性存储器设备包括存储器单元阵列、擦除体电压发生器、和擦除源电压发生器。存储器单元阵列包括存储器块，存储器块中的每一个存储器块包括单元串，每个单元串包括在垂直于基底的方向上堆叠的地选择晶体管、存储器单元、和串选择晶体管。擦除体电压发生器在擦除操作期间将擦除体电压施加到基底。擦除源电压发生器在擦除操作期间将擦除源电压施加到与单元串的地选择晶体管连接的公共源极线。
-
公开(公告)号：CN118522330A
公开(公告)日：2024-08-20
申请号：CN202410180407.0
申请日：2024-02-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置和非易失性存储器装置的操作方法，非易失性存储器装置包括多个单元串，多个单元串中的每个单元串包括连接在位线和共源极线之间的多个存储器单元以及穿透在垂直于衬底的方向上堆叠的多条字线的竖直孔，操作方法包括：向多条字线施加字线电压；将多条字线分类到多个区域，多个区域中的每个区域包括字线中的至少一条；以及通过在恢复多个区域中的其它区域中的字线的电压之前恢复多个区域当中的中心区域中布置的字线的电压来恢复多条字线的电压。
-
公开(公告)号：CN120020959A
公开(公告)日：2025-05-20
申请号：CN202411646364.7
申请日：2024-11-18
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括被配置为存储至少一个位的多个存储器单元，该存储器设备包括第一字线和第二字线。存储器设备被配置为对处于较高状态的多个存储器单元上的第一字线执行第一编程操作，较高状态是指其中多个存储器单元具有在特定电压以上的阈值电压的状态；对第二字线执行第二编程操作；以及当在执行第一编程操作之后执行第二编程操作时，以比第一编程操作的电压低的电压执行第三编程操作。
-
公开(公告)号：CN111816660B
公开(公告)日：2025-01-24
申请号：CN202010272722.8
申请日：2020-04-09
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括：包括交替堆叠的栅结构和第一电介质图案的堆叠结构；穿透堆叠结构的垂直沟道；以及从垂直沟道和第一栅结构之间延伸到垂直沟道和第一电介质图案之间的电荷存储层。栅结构包括具有彼此面对且具有不同宽度的顶表面和底表面的第一栅结构。电荷存储层包括在垂直沟道与第一栅结构之间的第一段以及在垂直沟道与第一电介质图案之间的第二段。第一段的厚度大于第二段的厚度。每个第一栅结构的顶表面的宽度和每个第一栅结构的底表面的宽度中的一个与在该第一栅结构上的第一电介质图案的宽度相同。
-
公开(公告)号：CN110246532A
公开(公告)日：2019-09-17
申请号：CN201910132407.2
申请日：2019-02-22
Applicant: 三星电子株式会社
IPC: G11C16/14 , G11C16/34 , H01L27/11573 , H01L27/11582
Abstract: 非易失性存储器设备包括存储器单元阵列、擦除体电压发生器、和擦除源电压发生器。存储器单元阵列包括存储器块，存储器块中的每一个存储器块包括单元串，每个单元串包括在垂直于基底的方向上堆叠的地选择晶体管、存储器单元、和串选择晶体管。擦除体电压发生器在擦除操作期间将擦除体电压施加到基底。擦除源电压发生器在擦除操作期间将擦除源电压施加到与单元串的地选择晶体管连接的公共源极线。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.03 seconds)
