存储器装置及用于校准存储器装置的阻抗的方法

    公开(公告)号:CN119314528A

    公开(公告)日:2025-01-14

    申请号:CN202410810350.8

    申请日:2024-06-21

    Abstract: 公开了存储器装置及用于校准存储器装置的阻抗的方法。所述存储器装置包括:存储器单元阵列;输入/输出电路,控制输入和输出存储在存储器单元阵列中的数据;阻抗校准电路,基于连接到阻抗垫的外部电阻器生成阻抗校准码,以作为施加的阻抗校准码施加至输入/输出电路;以及校准控制电路,将从阻抗校准电路接收的新的阻抗校准码与校准码范围进行比较,以当新的阻抗校准码包括在校准码范围中时,生成校准码更新标志。当接收到校准码更新标志时,阻抗校准电路利用新的阻抗校准码更新施加的阻抗校准码。

    操作主机装置和存储器装置的方法以及存储器系统

    公开(公告)号:CN114530190A

    公开(公告)日:2022-05-24

    申请号:CN202111286678.7

    申请日:2021-11-02

    Abstract: 提供了一种操作主机装置和存储器装置的方法以及存储器系统。所述操作主机装置的方法包括:将用于执行眼图张开度监视器(EOM)操作的请求命令发送到存储器装置;将用于执行EOM操作的参数发送到存储器装置;将用于执行EOM操作的模式数据发送到存储器装置;以及从存储器装置接收第一响应信号,第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。

    存储器存储设备及其操作方法、测试方法和电子设备

    公开(公告)号:CN115705911A

    公开(公告)日:2023-02-17

    申请号:CN202210954358.2

    申请日:2022-08-10

    Abstract: 提供了执行实时监测的存储器存储设备。存储器存储设备包括:存储器控制器;和状态指示模块/电路,其中,存储器控制器被配置为执行第一初始化操作和第二初始化操作(第一初始化操作和第二初始化操作响应于存储器存储设备的接通而执行),以生成关于在其中执行第一初始化操作的存储器存储设备的状态的第一状态参数,并且生成关于在其中执行第二初始化操作的存储器存储设备的状态的第二状态参数。状态指示电路包括:第一晶体管,其被配置为基于第一状态参数来操作;第一电阻器,其连接到第一晶体管;第二晶体管,其被配置为基于第二状态参数来操作;和第二电阻器,其连接到第二晶体管。

    半导体芯片和包括半导体芯片的车辆

    公开(公告)号:CN115482850A

    公开(公告)日:2022-12-16

    申请号:CN202210416447.1

    申请日:2022-04-20

    Abstract: 公开了半导体芯片和包括半导体芯片的车辆。所述半导体芯片能够改善信号质量,所述半导体芯片包括:主机装置;第一存储器装置,与主机装置间隔开,并且连接到主机装置;中继器模块,连接到主机装置和第一存储器装置;以及第二存储器装置,与主机装置间隔开,并且连接到中继器模块。第一存储器装置从主机装置接收数据信号,并且使用数据信号生成恢复时钟信号。中继器模块从第一存储器装置接收恢复时钟信号,从主机装置接收第一输入信号,并且基于恢复时钟信号对第一输入信号进行采样以生成采样信号。第二存储器装置接收采样信号。

    UFS设备、操作UFS设备的方法以及包括UFS设备的系统

    公开(公告)号:CN114490481A

    公开(公告)日:2022-05-13

    申请号:CN202111209883.3

    申请日:2021-10-18

    Abstract: 一种通用闪速存储(UFS)设备包括UFS数据通道,所述UFS数据通道包括用于向UFS主机输出数据的第一方向的第一UFS通道、用于从UFS主机接收数据的第二方向的第二UFS通道以及能够根据操作模式来切换第一方向和第二方向的双向UFS通道。UFS设备控制器基于指示操作模式的控制信号来切换双向UFS通道的数据传输方向。

    电子设备及其操作方法、固态硬盘控制器、存储器件

    公开(公告)号:CN114115710A

    公开(公告)日:2022-03-01

    申请号:CN202110744225.8

    申请日:2021-07-01

    Abstract: 提供了一种电子设备及其操作方法、固态硬盘控制器、存储器件。所述电子设备包括:高速缓冲存储器、存储器控制器和存储器件,高速缓冲存储器包括存储器空间,其存储包括多个扇区数据和多个脏位的第一高速缓存组,多个脏位中的每个脏位表示多个扇区数据中的相应扇区数据是否被修改了;存储器控制器连接到多条数据线和数据屏蔽线,以从高速缓冲存储器接收多个扇区数据和多个脏位,基于多个脏位中的每个脏位的逻辑电平来设置数据屏蔽信号的逻辑电平,并且通过多条数据线输出多个扇区数据,以及通过数据屏蔽线输出数据屏蔽信号;存储器件连接到多条数据线和数据屏蔽线,以通过多条数据线接收多个扇区数据,并且通过数据屏蔽线接收数据屏蔽信号。

    半导体存储器件及其命令日志输出方法

    公开(公告)号:CN116913352A

    公开(公告)日:2023-10-20

    申请号:CN202211651231.X

    申请日:2022-12-21

    Abstract: 一种半导体存储器件包括:存储器核,所述存储器核包括存储单元并且被配置为响应于读取请求来输出存储在所述存储单元中的核数据;命令译码器,所述命令译码器被配置为对从外部装置输入的至少一个命令进行译码;命令日志寄存器,所述命令日志寄存器被配置为响应于寄存器使能信号来顺序地存储所述至少一个命令并且响应于命令日志读取信号将所述至少一个命令输出为命令日志;以及模式寄存器组,所述模式寄存器组被配置为响应于发送到所述命令译码器的模式寄存器组命令来生成所述寄存器使能信号或所述命令日志读取信号。

    信号接收装置
    10.
    发明公开
    信号接收装置 审中-实审

    公开(公告)号:CN115483938A

    公开(公告)日:2022-12-16

    申请号:CN202210555931.2

    申请日:2022-05-20

    Abstract: 一种信号接收装置包括:采样装置,所述采样装置被配置为对输入信号进行采样以输出多个采样值;以及输出电路,所述输出电路被配置为基于所述采样值输出数据。所述输出电路响应于第一控制信号通过基于所述采样值中的第一采样值至第三采样值执行多数表决来输出所述数据,并且响应于第二控制信号基于所述采样值中的所述第一采样值及第四采样值和第五采样值输出所述数据及第一错误计数信号和第二错误计数信号。所述第一错误计数信号是通过将在参考条件下采样的所述第一采样值与在第一偏移条件下采样的所述第四采样值进行比较来生成的,并且所述第二错误计数信号是通过将所述第一采样值与在第二偏移条件下采样的所述第五采样值进行比较来生成的。

Patent Agency Ranking