-
公开(公告)号：CN118779145A
公开(公告)日：2024-10-15
申请号：CN202311655814.4
申请日：2023-12-05
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：纠错码(ECC)编码器，所述ECC编码器基于奇偶校验矩阵对码字进行编码，并且生成包括信息位和奇偶位的编码码字。所述奇偶校验矩阵被划分成与所述信息位相对应的信息部分和与所述奇偶位相对应的奇偶部分。所述奇偶部分包括：分块矩阵T，所述分块矩阵T包括按双对角结构排列的多个第一子矩阵；分块矩阵B，所述分块矩阵B包括第一子矩阵和第1‑a子矩阵；分块矩阵D，所述分块矩阵D由所述第一子矩阵组成；以及分块矩阵E，所述分块矩阵E包括所述第一子矩阵和掩蔽的第1‑(a+1)子矩阵。所述第一子矩阵处于所述分块矩阵B中的位置先于所述掩蔽的第1‑(a+1)子矩阵处于所述分块矩阵E中的位置。
-
公开(公告)号：CN118841058A
公开(公告)日：2024-10-25
申请号：CN202410498768.X
申请日：2024-04-24
Applicant: 三星电子株式会社
Abstract: 一种纠错码(ECC)电路的示例操作方法包括：从存储器件接收码字；基于所述码字和指示消息是否在校验节点与变量节点之间交换的奇偶校验矩阵计算校正子向量；当所述校正子向量不是零向量时，通过以下操作来对所述奇偶校验矩阵的多个列执行顺序解码：在第一操作模式下解码具有第一变量节点阶次的第一列，在第二操作模式下解码具有第二变量节点阶次的第二列，以及在第三操作模式下解码具有第三变量节点阶次的第三列；每当完成对所述多个列的所述顺序解码，计算所述校正子向量；以及迭代地执行所述顺序解码，直到所述校正子向量为零向量。
-
公开(公告)号：CN110827912A
公开(公告)日：2020-02-21
申请号：CN201910724921.5
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。
-
公开(公告)号：CN117856800A
公开(公告)日：2024-04-09
申请号：CN202311222753.2
申请日：2023-09-20
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 提供广义LDPC编码器、广义LDPC编码方法和存储装置。G‑LDPC编码器包括：多个广义约束(GC)编码器，基于具有准循环(QC)结构的GC码并行执行多个GC编码操作，GC码包括信息变量节点、内部奇偶校验变量节点和执行多个条件校验的超级校验节点，每个GC编码器包括执行GC编码操作的多个第一逻辑电路；以及LDPC编码器，基于具有QC结构的LDPC码执行LDPC编码操作，LDPC编码器包括执行单奇偶校验的多个单校验节点，每个GC编码器通过仅启用所述多个第一逻辑电路的一部分来确定内部奇偶校验位的一部分的奇偶校验位，LDPC编码器通过组合奇偶校验位来获得内部奇偶校验位，通过执行LDPC编码操作来确定外部奇偶校验位，并且输出信息位、内部奇偶校验位和外部奇偶校验位作为码字。
-
公开(公告)号：CN112910470B
公开(公告)日：2024-01-02
申请号：CN202010892707.3
申请日：2020-08-31
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 公开了纠错电路以及用于操作纠错电路的方法。所述纠错电路包括：存储器，被配置为存储至少一个解码参数；低密度奇偶校验(LDPC)解码器，包括存储数据的一个比特的第一变量节点，从存储器接收所述至少一个解码参数，基于所述至少一个解码参数确定第一变量节点的度数，基于第一变量节点的度数决定所述一个比特的解码所需的解码规则，并且基于LDPC解码器的解码结果输出纠正后的数据。
-
Patent Agency Ranking
公开(公告)号：CN109933456A
公开(公告)日：2019-06-25
申请号：CN201811300521.3
申请日：2018-11-02
Applicant: 三星电子株式会社
Abstract: 公开一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。
-
公开(公告)号：CN109933456B
公开(公告)日：2024-08-06
申请号：CN201811300521.3
申请日：2018-11-02
Applicant: 三星电子株式会社
Abstract: 公开一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。
-
公开(公告)号：CN117792405A
公开(公告)日：2024-03-29
申请号：CN202310885261.5
申请日：2023-07-18
Applicant: 三星电子株式会社
Abstract: 提供一种G‑LDPC解码器和G‑LDPC解码方法。所述G‑LDPC解码器包括广义校验节点解码器和LDPC解码器电路，所述广义校验节点解码器被配置为，在多次迭代中的每一次迭代中：将连接的变量节点分组为多个组，所述连接的变量节点连接到广义校验节点当中的第m广义校验节点；基于由所述第m广义校验节点从所述连接的变量节点接收的第一消息，在一个或更多个组中的每一个组中生成测试图；以及基于所述测试图，确定要从所述第m广义校验节点提供给所述连接的变量节点的第二消息的值；所述LDPC解码器电路被配置为：在所述迭代中的每一次迭代中，基于由所述多个变量节点当中的第n变量节点从连接到所述第n变量节点的广义校验节点接收的所述第二消息，更新所述第n变量节点的值。
-
-
公开(公告)号：CN114496054A
公开(公告)日：2022-05-13
申请号：CN202111079168.2
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 一种存储器设备，包括：单元阵列，包括多个页；以及控制逻辑，配置为控制单元阵列的编程和读取操作。控制逻辑控制编程和读取操作以：响应于针对页的编程命令，将第一至第N码字存储在页之中的第一页中，并将共同对应于第一至第N码字的页奇偶性编程到第一页；以及响应于针对子页的读取命令，选择性地读取第一至第N码字之中的第一码字，其中N是至少为2的整数。第一码字包括第一子页数据和对应于其的第一子奇偶性，第一子奇偶性包括用于通过对每个码字独立执行的错误校正码(ECC)解码来校正第一子页数据中的错误的信息。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
