-
公开(公告)号：CN102545559B
公开(公告)日：2015-01-14
申请号：CN201110396903.2
申请日：2011-12-02
Applicant: 三垦电气株式会社
IPC: H02M1/088
CPC classification number: H03K17/0822 , H02M1/32 , H02M1/36 , H02M3/33507
Abstract: 本发明提供一种使用了不破坏响应性的、能够减少能动钳位元件的损失电力的能动钳位电路的栅极驱动电路及半导体装置。栅极驱动电路驱动开关元件(Tr7)的栅极，其具有：驱动部(晶体管Tr1，Tr2，Tr4，Tr5)，其根据控制信号驱动开关元件(Tr7)；以及有源钳位电路(二极管D1、稳压二极管ZD1、电阻R1、晶体管Tr3、Tr6)，其在施加到开关元件(Tr7)的第1主端子(漏极)与第2主端子(源极)之间的电压为规定电压以上时，强制地切断驱动部对于开关元件(Tr7)的驱动动作，以开关元件(Tr7)的第1主端子与第2主端子之间的电压钳位的方式驱动开关元件(Tr7)。
-
公开(公告)号：CN102545559A
公开(公告)日：2012-07-04
申请号：CN201110396903.2
申请日：2011-12-02
Applicant: 三垦电气株式会社
IPC: H02M1/088
CPC classification number: H03K17/0822 , H02M1/32 , H02M1/36 , H02M3/33507
Abstract: 本发明提供一种使用了不破坏响应性的、能够减少能动钳位元件的损失电力的能动钳位电路的栅极驱动电路及半导体装置。栅极驱动电路驱动开关元件(Tr7)的栅极，其具有：驱动部(晶体管Tr1，Tr2，Tr4，Tr5)，其根据控制信号驱动开关元件(Tr7)；以及有源钳位电路(二极管D1、稳压二极管ZD1、电阻R1、晶体管Tr3、Tr6)，其在施加到开关元件(Tr7)的第1主端子(漏极)与第2主端子(源极)之间的电压为规定电压以上时，强制地切断驱动部对于开关元件(Tr7)的驱动动作，以开关元件(Tr7)的第1主端子与第2主端子之间的电压钳位的方式驱动开关元件(Tr7)。
-
公开(公告)号：CN116544271A
公开(公告)日：2023-08-04
申请号：CN202210269436.5
申请日：2022-03-18
Applicant: 三垦电气株式会社
Inventor： 青木宏宪
IPC: H01L29/739 , H01L29/78 , H01L29/40
Abstract: 本发明的目的在于提供半导体装置，能够抑制分离区域的反转层的形成，抑制从高压电路区域向分离区域、晶体管元件区域的漏电流。一种半导体装置，其具有设置在半导体衬底上的高压电路区域、晶体管元件区域、对所述晶体管元件区域和所述高压电路区域进行元件分离的分离区域、以及包含多列导电体的电容耦合型场板，其中，在俯视观察所述半导体装置时，所述电容耦合型场板以横穿所述晶体管元件区域并且包围所述高压电路区域的方式配置，所述电容耦合型场板的所述多列导电体中的至少1列具有截断部，该截断部将所述导电体截断而使之不连续。
-
公开(公告)号：CN101853860B
公开(公告)日：2012-07-11
申请号：CN201010150500.5
申请日：2010-03-25
Applicant: 三垦电气株式会社
IPC: H01L27/12 , H01L21/762
Abstract: 一种集成半导体设备和制造该集成半导体设备的方法包括保留半导体层的一个部分使得当在SOI晶片上形成槽时在槽上形成倾斜表面。沿着该倾斜表面形成厚的二氧化硅膜(第二绝缘膜)。该厚的二氧化硅膜防止氧气进入槽内SOI晶片的绝缘层和半导体层之间的边界表面。
-
公开(公告)号：CN101834205A
公开(公告)日：2010-09-15
申请号：CN201010132525.2
申请日：2010-03-10
Applicant: 三垦电气株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/36 , H01L21/336 , H01L21/265
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/0878 , H01L29/66734 , H01L29/7397
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括：具有第1导电型的外延层、在外延层上邻接而形成的且具有第1导电型和相反的第2导电型的基底层、在基底层上选择地形成的具有第1导电型的源层、贯通基底层和所述源层且到达外延层的沟道、沿着沟道的内壁而形成的绝缘膜、在沟道的内部隔着绝缘膜而形成的控制电极以及在外延层中沿着沟道的底部而形成的第1导电型的半导体区域。
-
Patent Agency Ranking
公开(公告)号：CN101834205B
公开(公告)日：2012-08-08
申请号：CN201010132525.2
申请日：2010-03-10
Applicant: 三垦电气株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/36 , H01L21/336 , H01L21/265
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/0878 , H01L29/66734 , H01L29/7397
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括：具有第1导电型的外延层、在外延层上邻接而形成的且具有第1导电型和相反的第2导电型的基底层、在基底层上选择地形成的具有第1导电型的源层、贯通基底层和所述源层且到达外延层的沟道、沿着沟道的内壁而形成的绝缘膜、在沟道的内部隔着绝缘膜而形成的控制电极以及在外延层中沿着沟道的底部而形成的第1导电型的半导体区域。
-
公开(公告)号：CN101404282B
公开(公告)日：2012-03-28
申请号：CN200810161514.X
申请日：2008-09-24
Applicant: 三垦电气株式会社
Inventor： 青木宏宪
IPC: H01L27/04 , H01L27/088 , H01L27/07 , H01L29/78 , H01L29/06 , H01L21/822 , H01L21/8234 , H01L21/336
CPC classification number: H01L29/7811 , H01L29/063 , H01L29/0638 , H01L29/0661 , H01L29/0696 , H01L29/402 , H01L29/41741 , H01L29/7395 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置及其制造方法，不用增加高温长时间的扩散工序，就可实现耐高压并具备可提高可靠性的降低表面电场结构。本发明的半导体装置(1)，具备：配设在基板(2)中央部的主面部、具有互相间隔的第1导电型的第1半导体区域(2B)和第2半导体区域(5)、在第1半导体区域(2B)和第2半导体区域(5)之间具有与第1导电型相反的第2导电型的第3半导体区域(4)的半导体元件区域；在基板(2)周边部的主面上配设的、与第3半导体区域(4)连接、在与第3半导体区域(4)相同条件下构成的、具有相同导电型的第4半导体区域(41)；从第4半导体区域(41)的主面至不满其结深的范围内构成的沟道(42)。
-
公开(公告)号：CN101404282A
公开(公告)日：2009-04-08
申请号：CN200810161514.X
申请日：2008-09-24
Applicant: 三垦电气株式会社
Inventor： 青木宏宪
IPC: H01L27/04 , H01L27/088 , H01L27/07 , H01L29/78 , H01L29/06 , H01L21/822 , H01L21/8234 , H01L21/336
CPC classification number: H01L29/7811 , H01L29/063 , H01L29/0638 , H01L29/0661 , H01L29/0696 , H01L29/402 , H01L29/41741 , H01L29/7395 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置及其制造方法，不用增加高温长时间的扩散工序，就可实现耐高压并具备可提高可靠性的降低表面电场结构。本发明的半导体装置(1)，具备：配设在基板(2)中央部的主面部、具有互相间隔的第1导电型的第1半导体区域(2B)和第2半导体区域(5)、在第1半导体区域(2B)和第2半导体区域(5)之间具有与第1导电型相反的第2导电型的第3半导体区域(4)的半导体元件区域；在基板(2)周边部的主面上配设的、与第3半导体区域(4)连接、在与第3半导体区域(4)相同条件下构成的、具有相同导电型的第4半导体区域(41)；从第4半导体区域(41)的主面至不满其结深的范围内构成的沟道(42)。
-
公开(公告)号：CN116544277A
公开(公告)日：2023-08-04
申请号：CN202210666032.X
申请日：2022-06-14
Applicant: 三垦电气株式会社
Inventor： 青木宏宪
Abstract: 本发明的目的在于提供半导体装置，能够抑制分离区域的反转层的形成，抑制从高压电路区域向分离区域、晶体管元件区域的漏电流。一种半导体装置，其具有设置在半导体衬底上的高压电路区域、具有第1主电极、电位比第1主电极低的第2主电极和控制电极的晶体管元件区域、对所述晶体管元件区域和所述高压电路区域进行元件分离的分离区域、以及场板，其中，所述场板与所述第1主电极电连接，并且，在俯视观察所述半导体装置时，所述场板以从所述第1主电极越过所述分离区域的上方而到达所述高压电路区域上的方式延伸。
-
公开(公告)号：CN101853860A
公开(公告)日：2010-10-06
申请号：CN201010150500.5
申请日：2010-03-25
Applicant: 三垦电气株式会社
IPC: H01L27/12 , H01L21/762
Abstract: 一种集成半导体设备和制造该集成半导体设备的方法包括保留半导体层的一个部分使得当在SOI晶片上形成槽时在槽上形成倾斜表面。沿着该倾斜表面形成厚的二氧化硅膜(第二绝缘膜)。该厚的二氧化硅膜防止氧气进入槽内SOI晶片的绝缘层和半导体层之间的边界表面。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
