放大器
    1.
    发明授权

    公开(公告)号:CN1167188C

    公开(公告)日:2004-09-15

    申请号:CN01117116.2

    申请日:2001-04-26

    Inventor: 渡边伸一

    CPC classification number: H03F3/303 H03F2203/45398 H03F2203/45508

    Abstract: 公开了一种放大器,其中提供在第二和第三放大器2和3正相输入端的电压值符合第二P沟道MOS晶体管Tr3和第二N沟道MOS晶体管Tr4源极和漏极之间的电压,由第一运算放大器1的输出信号经第二和第三放大器2和3驱动构成供电缓冲器4的第一P沟道MOS晶体管Tr1和N沟道MOS晶体管Tr2,因此可以从低电源电压中提供不受电源电压控制的空载电流,可以提供一种在宽电源电压范围内具有小的交叉失真的输出信号并改进其温度依赖性。

    出错位组计算装置
    3.
    发明公开

    公开(公告)号:CN1201939A

    公开(公告)日:1998-12-16

    申请号:CN98108989.5

    申请日:1998-05-26

    Inventor: 河西宏之

    CPC classification number: H03M13/152 H03M13/158

    Abstract: 一种出错位组计算装置包括第一出错位组计算装置,用于接收基于预定生成多项式被编码的预定位数的数据(代码字),并基于生成多项式对输入数据进行出错位组计算。移位寄存器作为延迟装置按预定位数延迟输出数据。第二出错位组计算装置,接收延迟数据,并基于生成多项式对输入的数据进行出错位组计算。运算装置对第一出错位组与第二出错位组进行模2向量求和。

    锁相环电路
    6.
    发明公开

    公开(公告)号:CN1258963A

    公开(公告)日:2000-07-05

    申请号:CN99126510.6

    申请日:1999-12-22

    Inventor: 菊川弘久

    CPC classification number: H03L7/0891 H03L7/199

    Abstract: 本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时,控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时,控制电路使第二计数器复位。这样,第一和第二计数器执行的计数操作的开始点就得到了同步。

    锁相环电路
    9.
    发明授权

    公开(公告)号:CN1205751C

    公开(公告)日:2005-06-08

    申请号:CN99126510.6

    申请日:1999-12-22

    Inventor: 菊川弘久

    CPC classification number: H03L7/0891 H03L7/199

    Abstract: 本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时,控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时,控制电路使第二计数器复位。这样,第一和第二计数器执行的计数操作的开始点就得到了同步。

    出错位组计算装置
    10.
    发明授权

    公开(公告)号:CN1101022C

    公开(公告)日:2003-02-05

    申请号:CN98108989.5

    申请日:1998-05-26

    Inventor: 河西宏之

    CPC classification number: H03M13/152 H03M13/158

    Abstract: 一种出错位组计算装置包括第一出错位组计算装置,用于接收基于预定生成多项式被编码的预定位数的数据(代码字),并基于生成多项式对输入数据进行出错位组计算。移位寄存器作为延迟装置按预定位数延迟输出数据。第二出错位组计算装置,接收延迟数据,并基于生成多项式对输入的数据进行出错位组计算。运算装置对第一出错位组与第二出错位组进行模2向量求和。

Patent Agency Ranking