公开(公告)号：CN1203483A

公开(公告)日：1998-12-30

申请号：CN98108872.4

申请日：1998-03-17

Applicant: 日本精密电路株式会社

Inventor： 菊川弘久

IPC: H03L7/00

CPC classification number: H03L7/093 ,  Y10S331/02

Abstract: 一种锁相环(PLL)电路,其中基准信号源(1)和电压控制振荡器(VCO)电路(3)的输出分别被分频器电路(2,4)分频。提供相位比较器(5)用于输出表示这些信号之间的误差信号。提供窗口发生器电路(9)用于输出窗口信号;低通滤波器(LPF)电路(7)响应接收到的电荷泵电路(6)的输出信号和提升电压而充电,使得控制电压的电位可以快速增加到目标值而不上升到任何过大的值,能够以高的可靠性实现高速频率转移。

公开(公告)号：CN1205751C

公开(公告)日：2005-06-08

申请号：CN99126510.6

申请日：1999-12-22

Applicant: 日本精密电路株式会社

Inventor： 菊川弘久

IPC: H03L7/08

CPC classification number: H03L7/0891 ,  H03L7/199

Abstract: 本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时，控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时，控制电路使第二计数器复位。这样，第一和第二计数器执行的计数操作的开始点就得到了同步。

公开(公告)号：CN1258963A

公开(公告)日：2000-07-05

申请号：CN99126510.6

申请日：1999-12-22

Applicant: 日本精密电路株式会社

Inventor： 菊川弘久

IPC: H03L7/08

CPC classification number: H03L7/0891 ,  H03L7/199

Abstract: 本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时,控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时,控制电路使第二计数器复位。这样,第一和第二计数器执行的计数操作的开始点就得到了同步。

公开(公告)号：CN1111955C

公开(公告)日：2003-06-18

申请号：CN98108872.4

申请日：1998-03-17

Applicant: 日本精密电路株式会社

Inventor： 菊川弘久

IPC: H03L7/00

CPC classification number: H03L7/093 ,  Y10S331/02

Abstract: 一种锁相环(PLL)电路，其中基准信号源(1)和电压控制振荡器(VCO)电路(3)的输出分别被分频器电路(2，4)分频。提供相位比较器(5)用于输出表示这些信号之间的误差信号。提供窗口发生器电路(9)用于输出窗口信号；低通滤波器(LPF)电路(7)响应接收到的电荷泵电路(6)的输出信号和提升电压而充电，使得控制电压的电位可以快速增加到目标值而不上升到任何过大的值，能够以高的可靠性实现高速频率转移。