公开(公告)号：CN1233113A

公开(公告)日：1999-10-27

申请号：CN99105244.7

申请日：1999-04-22

Applicant: 日本精密电路株式会社

Inventor： 河西宏之

IPC: H03M13/22

CPC classification number: H03M13/2785 ,  H03M13/2703 ,  H03M13/276 ,  H03M13/2764

Abstract: 一种去交错器。RAM中的5位较高有效地址和5位较低有效地址分别由计数器输出的较高有效5位和较低有效5位所指定。每当1块数据被写入时,较高有效5位和较低有效5位被互换以产生第一和第二计数信号。数据每次1位地被从指定的地址读出。在下一个块中的数据每次1位地被写入刚读出的地址。当较高和较低有效5位以如上方式得到互换时,较高有效5位的较高有效2位和较低有效5位的较高有效2位向着较低有效位交替移位,从而重新排列位。

公开(公告)号：CN1141794C

公开(公告)日：2004-03-10

申请号：CN99105244.7

申请日：1999-04-22

Applicant: 日本精密电路株式会社

Inventor： 河西宏之

IPC: H03M13/22

CPC classification number: H03M13/2785 ,  H03M13/2703 ,  H03M13/276 ,  H03M13/2764

Abstract: 一种去交错器。RAM中的5位较高有效地址和5位较低有效地址分别由计数器输出的较高有效5位和较低有效5位所指定。每当1块数据被写入时，较高有效5位和较低有效5位被互换以产生第一和第二计数信号。数据每次1位地被从指定的地址读出。在下一个块中的数据每次1位地被写入刚读出的地址。当较高和较低有效5位以如上方式得到互换时，较高有效5位的较高有效2位和较低有效5位的较高有效2位向着较低有效位交替移位，从而重新排列位。

公开(公告)号：CN1101022C

公开(公告)日：2003-02-05

申请号：CN98108989.5

申请日：1998-05-26

Applicant: 日本精密电路株式会社

Inventor： 河西宏之

IPC: G06F11/00 ,  H03M13/00

CPC classification number: H03M13/152 ,  H03M13/158

Abstract: 一种出错位组计算装置包括第一出错位组计算装置，用于接收基于预定生成多项式被编码的预定位数的数据(代码字)，并基于生成多项式对输入数据进行出错位组计算。移位寄存器作为延迟装置按预定位数延迟输出数据。第二出错位组计算装置，接收延迟数据，并基于生成多项式对输入的数据进行出错位组计算。运算装置对第一出错位组与第二出错位组进行模2向量求和。

公开(公告)号：CN1201939A

公开(公告)日：1998-12-16

申请号：CN98108989.5

申请日：1998-05-26

Applicant: 日本精密电路株式会社

Inventor： 河西宏之

IPC: G06F11/20

CPC classification number: H03M13/152 ,  H03M13/158

Abstract: 一种出错位组计算装置包括第一出错位组计算装置,用于接收基于预定生成多项式被编码的预定位数的数据(代码字),并基于生成多项式对输入数据进行出错位组计算。移位寄存器作为延迟装置按预定位数延迟输出数据。第二出错位组计算装置,接收延迟数据,并基于生成多项式对输入的数据进行出错位组计算。运算装置对第一出错位组与第二出错位组进行模2向量求和。