一种应用于神经元的全数字仿生电路及系统
摘要:
本申请实施例所公开的一种应用于神经元的全数字仿生电路及系统,其中,电路包括神经元输入模块、时钟选择模块、计数模块、置零延时模块和神经元输出模块,计数模块具有脉冲信号输入端、时钟信号输入端、清零端和计数信号输出端,神经元输入模块与脉冲信号输入端连接,时钟选择模块与时钟信号输入端连接,置零延时模块与清零端连接,神经元输出模块与计数信号输出端连接。基于本申请实施例,能够在神经网络中动态地进行神经元信号的向上或者向下计数,并且通过置零延时模块能够对置零信号和计数信号进行展宽,模拟神经元的不应期,使得计数模块中的数据清零。该仿生电路采用全数字设计,不仅能够简化电路的复杂程度,而且能够减少电路的功耗,便于实现大规模电路集成。
公开/授权文献
0/0