本发明涉及一种3D NAND测试结构及其形成方法，该形成方法包括：提供半导体衬底，所述半导体衬底表面形成有堆叠结构和围绕所述堆叠结构的介质层，所述堆叠结构由牺牲层和隔离层堆叠而成，包括核心区域和围绕所述核心区域的阶梯区域，所述介质层覆盖所述堆叠结构；形成贯穿所述核心区域至半导体衬底表面的栅极通孔；去除所述牺牲层，在所述隔离层之间形成开口；形成填充满所述开口的控制栅极以及填充满所述栅极通孔的第一金属插塞，所述第一金属插塞与各层的控制栅极电连接。上述方法形成的3D NAND测试结构通过第一金属插塞将所有控制栅极之间短路连接，从而仅通过第一金属插塞就可以对所有存储单元进行测试。