公开(公告)号：US07112953B2

公开(公告)日：2006-09-26

申请号：US11049138

申请日：2005-02-02

申请人： Xinfen Chen ,  Xiaoju Wu ,  John K. Arch ,  Qingfeng Wang

发明人： Xinfen Chen ,  Xiaoju Wu ,  John K. Arch ,  Qingfeng Wang

IPC分类号： G01R31/02

CPC分类号： H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides a method for monitoring a shift in a buried layer in a semiconductor device. The method for monitoring the shift in the buried layer, among other steps, includes forming a buried layer test structure in, on or over a substrate of a semiconductor device, the buried layer test structure including a first test buried layer located in or on the substrate, the first test buried layer shifted a predetermined distance with respect to a first test feature. The buried layer test structure further includes a second test buried layer lodated in the substrate, the second test buried layer shifted a predetermined but different distance with respect to a second test feature. The method for monitoring the shift in the buried layer may further include applying a test signal to the buried layer test structure to determine an actual shift relative to the predetermined shift.

摘要翻译： 本发明提供了一种用于监测半导体器件中的掩埋层的偏移的方法。 用于监测掩埋层中的偏移的方法以及其它步骤包括在半导体器件的衬底上或上方形成掩埋层测试结构，所述掩埋层测试结构包括位于第一测试掩埋层中或其上的第一测试掩埋层 第一测试掩埋层相对于第一测试特征偏移预定距离。 掩埋层测试结构还包括置于衬底中的第二测试掩埋层，第二测试掩埋层相对于第二测试特征偏移预定但不同的距离。 用于监测掩埋层中的偏移的方法还可以包括将测试信号施加到掩埋层测试结构以确定相对于预定位移的实际偏移。

公开(公告)号：US06284669B1

公开(公告)日：2001-09-04

申请号：US09168194

申请日：1998-10-07

申请人： John P. Erdeljac ,  Louis N. Hutter ,  Jeffrey P. Smith ,  Han-Tzong Yuan ,  Jau-Yuann Yang ,  Taylor R. Efland ,  C. Matthew Thompson ,  John K. Arch ,  Mary Ann Murphy

发明人： John P. Erdeljac ,  Louis N. Hutter ,  Jeffrey P. Smith ,  Han-Tzong Yuan ,  Jau-Yuann Yang ,  Taylor R. Efland ,  C. Matthew Thompson ,  John K. Arch ,  Mary Ann Murphy

IPC分类号： H01L21302

CPC分类号： H01L29/66659 ,  H01L29/456 ,  H01L29/7835

摘要： A power field effect transistor is disclosed that includes polysilicon gate bodies (40) and (42), which includes platinum silicide contact layers (74) and (78) disposed on the outer surfaces of bodies (40) and (42), respectively. In addition, the device comprises an n+drain region (64) which also has a platinum silicide drain contact layer (76) formed on its outer surface and platinum silicide source contact layers (75) and (77). During formation, sidewall spacers (50) and (52), as well as mask bodies (70) and (72) are used to ensure that platinum silicide layer (76) spaced apart from both gate bodies (40) and (42) and platinum silicide gate contact layers (74) and (78).

摘要翻译： 公开了一种功率场效应晶体管，其包括分别设置在主体（40）和（42）的外表面上的铂硅化物接触层（74）和（78）的多晶硅栅极体（40）和（42）。 另外，该器件还包括在其外表面上形成有铂硅化物漏极接触层（76）和铂硅化物源极接触层（75）和（77）的n +漏极区域（64）。 在形成期间，侧壁间隔物（50）和（52）以及掩模体（70）和（72）用于确保与两个闸门体（40）和（42）间隔开的铂硅化物层（76）和 铂硅化物栅极接触层（74）和（78）。