公开(公告)号：US08750498B1

公开(公告)日：2014-06-10

申请号：US13442202

申请日：2012-04-09

申请人： Tze Lei Poo ,  Heng Tang ,  Siu-Hung Fred Au ,  Gregory Burd

发明人： Tze Lei Poo ,  Heng Tang ,  Siu-Hung Fred Au ,  Gregory Burd

IPC分类号： G06F21/00 ,  H04L9/00

CPC分类号： H04L9/0631 ,  H04L9/0637 ,  H04L9/0693 ,  H04L2209/125

摘要： A cryptographic device includes a first state module, a key addition module, a byte substitution module, and a column mixing module. The first state module stores a first data block. The key addition module adds a key to the first data block to generate a second data block. The byte substitution module replaces each byte of the second data block to generate a third data block. The byte substitution module includes a first byte substitution sub-module that generates an intermediate data block in response to the second data block, a pipeline register that stores the intermediate data block, and a second byte substitution sub-module that generates the third data block in response to the intermediate data block. The column mixing module generates a fourth data block based on the third data block and provides the fourth data block to the first state module for storage.

摘要翻译： 密码装置包括第一状态模块，密钥附加模块，字节替换模块和列混合模块。 第一状态模块存储第一数据块。 密钥添加模块向第一数据块添加密钥以生成第二数据块。 字节替换模块替​​换第二数据块的每个字节以产生第三数据块。 字节替换模块包括响应于第二数据块产生中间数据块的第一字节替换子模块，存储中间数据块的流水线寄存器和产生第三数据块的第二字节替换子模块 响应于中间数据块。 列混合模块基于第三数据块生成第四数据块，并将第四数据块提供给第一状态模块用于存储。

公开(公告)号：US08155308B1

公开(公告)日：2012-04-10

申请号：US11973856

申请日：2007-10-10

申请人： Tze Lei Poo ,  Heng Tang ,  Siu-Hung Fred Au ,  Gregory Burd

发明人： Tze Lei Poo ,  Heng Tang ,  Siu-Hung Fred Au ,  Gregory Burd

IPC分类号： H04L9/06

CPC分类号： H04L9/0631 ,  H04L9/0637 ,  H04L9/0693 ,  H04L2209/125

摘要： A cryptographic device comprises a first pipeline stage, a pipeline register, and a second pipeline stage. The first pipeline stage comprises a first byte substitution module that performs mathematical operations on a received byte and outputs an intermediate value based on the mathematical operations. The pipeline register stores the intermediate value. The second pipeline stage comprises a second byte substitution module and a column mixing module. The second byte substitution module generates a replacement byte corresponding to the received byte based on mathematical operations performed on the stored intermediate value. The column mixing module transforms groups of four bytes of a plurality of replacement bytes including the replacement byte.

摘要翻译： 加密装置包括第一流水线级，流水线寄存器和第二流水线级。 第一流水线级包括对接收到的字节执行数学运算的第一字节替换模块，并且基于数学运算输出中间值。 流水线寄存器存储中间值。 第二流水线级包括第二字节替代模块和列混合模块。 第二字节替换模块基于对所存储的中间值执行的数学运算，生成与接收字节对应的替换字节。 列混合模块转换包括替换字节的多个替换字节的四个字节的组。

公开(公告)号：US08494155B1

公开(公告)日：2013-07-23

申请号：US13267988

申请日：2011-10-07

申请人： Tze Lei Poo ,  Siu-Hung Fred Au ,  Gregory Burd ,  David Geddes ,  Heng Tang

发明人： Tze Lei Poo ,  Siu-Hung Fred Au ,  Gregory Burd ,  David Geddes ,  Heng Tang

IPC分类号： H04L9/00 ,  H04K1/06

CPC分类号： H04L9/28 ,  H04L9/0631 ,  H04L9/0637 ,  H04L2209/24

摘要： An encryption device can include a tweaking value manager that is configured to generate an array of tweaking values corresponding to the array of data blocks based on a tweaking encryption key, a first encryption unit that is configured to encrypt a first portion of the array of data blocks into a first portion of encrypted data blocks based on corresponding tweaking values and a data encryption key, a second encryption unit that is configured to encrypt a second portion of the array of data blocks into a second portion of encrypted data blocks based on corresponding tweaking values and the data encryption key, and a data block combiner that is configured to combine the first portion of encrypted data blocks and the second portion of encrypted data blocks into an array of encrypted data blocks.

摘要翻译： 加密设备可以包括调整值管理器，其被配置为基于调整加密密钥生成与数据块阵列相对应的调整值阵列，第一加密单元，其被配置为加密数据阵列的第一部分 基于对应的调整值将数据块嵌入加密数据块的第一部分和数据加密密钥中，第二加密单元被配置为基于相应的调整将数据块阵列的第二部分加密成加密数据块的第二部分 值和数据加密密钥，以及数据块组合器，其被配置为将加密数据块的第一部分和加密数据块的第二部分组合成加密数据块的阵列。

公开(公告)号：US08036377B1

公开(公告)日：2011-10-11

申请号：US11955088

申请日：2007-12-12

申请人： Tze Lei Poo ,  Siu-Hung Fred Au ,  Gregory Burd ,  David Geddes ,  Heng Tang

发明人： Tze Lei Poo ,  Siu-Hung Fred Au ,  Gregory Burd ,  David Geddes ,  Heng Tang

IPC分类号： H04L9/00

CPC分类号： H04L9/28 ,  H04L9/0631 ,  H04L9/0637 ,  H04L2209/24

摘要： The disclosure provides a hardware architecture for encryption and decryption device. The hardware architecture can improve the encryption and decryption data rate by using parallel processing, and pipeline operation. Further, the hardware architecture can save footprint by sharing hardware components. Additionally, the hardware architecture can be associated with a memory to protect the information stored at the memory. The encryption device can include a tweaking value manager that is configured to generate an array of tweaking values corresponding to the array of data blocks based on a tweaking encryption key, a first encryption unit that is configured to encrypt a first portion of the array of data blocks into a first portion of encrypted data blocks based on corresponding tweaking values and a data encryption key, a second encryption unit that is configured to encrypt a second portion of the array of data blocks into a second portion of encrypted data blocks based on corresponding tweaking values and the data encryption key, and a data block combiner that is configured to combine the first portion of encrypted data blocks and the second portion of encrypted data blocks into an array of encrypted data blocks.

摘要翻译： 本公开提供了用于加密和解密设备的硬件架构。 硬件架构可以通过并行处理和流水线操作来提高加密和解密数据速率。 此外，硬件架构可以通过共享硬件组件来节省占用空间。 此外，硬件架构可以与存储器相关联，以保护存储在存储器中的信息。 加密装置可以包括调整值管理器，其被配置为基于调整加密密钥生成对应于数据块阵列的调整值阵列，第一加密单元，被配置为加密数据阵列的第一部分 基于对应的调整值将数据块嵌入加密数据块的第一部分和数据加密密钥中，第二加密单元被配置为基于相应的调整将数据块阵列的第二部分加密成加密数据块的第二部分 值和数据加密密钥，以及数据块组合器，其被配置为将加密数据块的第一部分和加密数据块的第二部分组合成加密数据块的阵列。

公开(公告)号：US08543838B1

公开(公告)日：2013-09-24

申请号：US12944025

申请日：2010-11-11

申请人： Siu-Hung Fred Au ,  Gregory Burd ,  Wayne C. Datwyler ,  Leonard J. Galasso ,  Tze Lei Poo ,  Minda Zhang

发明人： Siu-Hung Fred Au ,  Gregory Burd ,  Wayne C. Datwyler ,  Leonard J. Galasso ,  Tze Lei Poo ,  Minda Zhang

IPC分类号： G06F12/14

CPC分类号： G06F21/78 ,  G06F21/602 ,  G06F21/72 ,  G06F21/85

摘要： Cryptographic apparatus having corresponding methods and computer-readable media comprise: a mailbox memory module to store cryptographic commands received from a client over a client bus, wherein the client is external to the cryptographic apparatus; and a secure processor to obtain the cryptographic commands from the mailbox memory module over a first secure internal bus, execute the cryptographic commands, and store a status of execution of the cryptographic commands in the mailbox memory module over the first secure internal bus, wherein the client obtains the status of the cryptographic commands from the mailbox memory module over the client bus.

摘要翻译： 具有相应方法和计算机可读介质的加密设备包括：邮箱存储器模块，用于存储从客户端通过客户总线接收的加密命令，其中所述客户端在所述密码设备外部; 以及安全处理器，用于通过第一安全内部总线从所述邮箱存储器模块获得加密命令，执行所述加密命令，并且通过所述第一安全内部总线将所述密码命令的执行状态存储在所述邮箱存储器模块中，其中， 客户端通过客户端总线从邮箱内存模块获取加密命令的状态。

公开(公告)号：US08015224B1

公开(公告)日：2011-09-06

申请号：US11949487

申请日：2007-12-03

申请人： Panu Chaichanavong ,  Tze Lei Poo ,  Zining Wu ,  Saeed Azimi ,  Gregory Burd

发明人： Panu Chaichanavong ,  Tze Lei Poo ,  Zining Wu ,  Saeed Azimi ,  Gregory Burd

IPC分类号： G06F7/58

CPC分类号： G06F7/588 ,  H04L9/0861

摘要： In a device having a data channel, in which random numbers are needed, such as a data storage device that uses random numbers to generate keys for cryptographic applications, random numbers are generated by a deterministic random bit generator seeded by bits derived from noise on the channel itself. The bits may be extracted from the least significant bits of the data signal after it is digitized, because those bits correspond to the noise in the signal. The extraction may occur immediately after digitization, or after subsequent filtering. A data signal emulator may be provided to simulate a data signal if a seed is required at a time when there is no data activity on the channel. The extracted bits may be post-processed to remove bias before the seed is provided to the deterministic random bit generator.

摘要翻译： 在具有需要随机数的数据信道的装置中，例如使用随机数生成加密应用密钥的数据存储装置，随机数是由确定性随机比特发生器产生的，该确定性随机比特发生器由 频道本身。 在数字信号被数字化之后，可以从数据信号的最低有效位中提取位，因为这些位对应于信号中的噪声。 提取可能在数字化后立即进行，或在后续过滤之后发生。 如果在通道上没有数据活动的时候需要种子，则可以提供数据信号仿真器来模拟数据信号。 提取的比特可以在将种子提供给确定性随机比特发生器之前进行后处理以去除偏差。

公开(公告)号：US08171309B1

公开(公告)日：2012-05-01

申请号：US12271761

申请日：2008-11-14

申请人： Tze Lei Poo ,  Gregory Burd

发明人： Tze Lei Poo ,  Gregory Burd

IPC分类号： G06F11/30

CPC分类号： G06F11/3648 ,  G06F12/1408 ,  G06F12/1433 ,  G06F21/72 ,  G06F21/79

摘要： Secure memory controlled access is described. In embodiment(s), memory stores encrypted data and the memory includes a secure memory partition to store cryptographically sensitive data utilized to control access to the encrypted data stored on the memory. Controller firmware can access the encrypted data stored on the memory, but is precluded from access to the secure memory partition and the cryptographically sensitive data. Secure firmware can access the cryptographically sensitive data stored on the secure memory partition to control access by the controller firmware to the encrypted data stored on the memory.

摘要翻译： 描述了安全的内存控制访问。 在实施例中，存储器存储加密数据，并且存储器包括安全存储器分区，用于存储用于控制对存储在存储器上的加密数据的访问的加密敏感数据。 控制器固件可以访问存储在存储器上的加密数据，但不能访问安全存储器分区和加密敏感数据。 安全固件可以访问存储在安全存储器分区上的密码敏感数据，以控制控制器固件对存储在存储器上的加密数据的访问。

公开(公告)号：US08423789B1

公开(公告)日：2013-04-16

申请号：US12125670

申请日：2008-05-22

申请人： Tze Lei Poo ,  Gregory Burd ,  Phuc Thanh Tran ,  Saeed Azimi

发明人： Tze Lei Poo ,  Gregory Burd ,  Phuc Thanh Tran ,  Saeed Azimi

IPC分类号： G06F21/00

CPC分类号： G06F21/602 ,  G06F21/70 ,  G06F21/72 ,  G06F2221/2143 ,  G11B20/0021 ,  H04L9/0822 ,  H04L9/0866

摘要： In one or more embodiments, an integrated circuit includes a programmable memory, a key generation module and a module. The programmable memory is to maintain a first key portion. The key generation module is to generate a key using the first key portion from the programmable memory and a second key portion received via a memory interface. The module is to encrypt or decrypt data using the key.

公开(公告)号：US09064135B1

公开(公告)日：2015-06-23

申请号：US11955223

申请日：2007-12-12

申请人： Tze Lei Poo ,  David Geddes

发明人： Tze Lei Poo ,  David Geddes

IPC分类号： H04L9/14 ,  H04L9/28 ,  G06F21/72

CPC分类号： G06F21/72

摘要： A hardware implemented system and method of encryption key management may facilitate access to a connected device. In some embodiments, an Input/Output (I/O) controller coupled to a host system may comprise a cryptocontext memory that is only accessible via state machines running on the controller and a key unwrap engine to decrypt wrapped keys associated with commands received from the host system.

摘要翻译： 硬件实现的系统和加密密钥管理方法可以便于访问连接的设备。 在一些实施例中，耦合到主机系统的输入/输出（I / O）控制器可以包括只能通过在控制器上运行的状态机访问的cryptocontext存储器，以及密钥解包引擎来解密与从 主机系统。

公开(公告)号：US08645716B1

公开(公告)日：2014-02-04

申请号：US13252416

申请日：2011-10-04

申请人： Vineet Dujari ,  Tze Lei Poo

发明人： Vineet Dujari ,  Tze Lei Poo

IPC分类号： G06F12/14 ,  H04L29/06 ,  G08B29/00 ,  H04L9/00 ,  G06F12/00

CPC分类号： H04L9/0894 ,  G06F12/1433 ,  G06F21/71 ,  H04L69/40

摘要： The present disclosure describes apparatuses and techniques for fail-safe key zeroization. In some aspects a periodic counter is activated that is configured to indicate an amount of time that content of a one-time-programmable (OTP) memory is accessible and overwriting of the content of the OTP is caused when the periodic counter reaches a predetermined value effective to zeroize the content. In other aspects a periodic counter is started in response to a power event and one or more encryption keys stored in OTP memory are zeroized if an indication of media drive security is not received within a predetermined amount of time.

摘要翻译： 本公开描述了用于故障安全密钥归零的装置和技术。 在一些方面，周期性计数器被激活，其被配置为指示一次性可编程（OTP）存储器的内容可访问的时间量，并且当周期性计数器达到预定值时，引起OTP的内容的重写 有效地使内容归零。 在其他方面，如果在预定时间内未接收到媒体驱动器安全性的指示，则周期性计数器响应于电力事件而被启动，并且存储在OTP存储器中的一个或多个加密密钥被归零。