公开(公告)号：US20070046819A1

公开(公告)日：2007-03-01

申请号：US10572960

申请日：2004-09-17

申请人： Shuhei Sasakura ,  Tatsuya Adachi ,  Isao Kato ,  Kazuya Iwata ,  Naoki Ejima ,  Seiji Nakamura ,  Yoshihisa Inagaki

发明人： Shuhei Sasakura ,  Tatsuya Adachi ,  Isao Kato ,  Kazuya Iwata ,  Naoki Ejima ,  Seiji Nakamura ,  Yoshihisa Inagaki

IPC分类号： H04N5/14

CPC分类号： H04N21/4143 ,  H04N5/4401 ,  H04N7/01 ,  H04N21/4126 ,  H04N21/4305 ,  H04N21/43632 ,  H04N21/440263

摘要： An electronic apparatus reads a digital data stream including a video signal and/or an audio signal outputted from an external apparatus according to a transmission clock different from a clock for the data stream, and outputs the video signal and/or audio signal without causing any discontinuity. The electronic apparatus includes a sample rate converter that rate-converts a predetermined volume of the audio signal in synchronization with a constant sampling clock, and changes a number of samples to be outputted, based on a data volume of an audio signal outputted by the electronic apparatus and a data volume of an audio signal transmitted from the external apparatus or transmittable from the external apparatus to the electronic apparatus.

摘要翻译： 电子设备根据与数据流的时钟不同的传输时钟读取包括从外部设备输出的视频信号和/或音频信号的数字数据流，并输出视频信号和/或音频信号，而不产生任何 不连续性 该电子设备包括采样率转换器，其与恒定采样时钟同步地对预定音量的音频信号进行速率转换，并且基于由电子设备输出的音频信号的数据量来改变要输出的采样数量 设备和从外部设备发送或可从外部设备发送到电子设备的音频信号的数据量。

公开(公告)号：US07610427B2

公开(公告)日：2009-10-27

申请号：US10557997

申请日：2004-05-14

申请人： Seiji Nakamura ,  Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata

发明人： Seiji Nakamura ,  Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata

IPC分类号： G06F13/00

CPC分类号： H04N5/4401 ,  A61F2210/0019 ,  H04N21/4183 ,  H04N21/434

摘要： A functional module card and a host apparatus according to the present invention can constitute the digital broadcasting receiver apparatus. The functional module card includes a card controller and a tuner section. The tuner section inputs a digital broadcasting signal, generates a transport stream (referred to as a TS hereinafter) and a TS clock for transferring the TS, and directly transfers the TS and the TS clock to a decoder and descrambler of the host apparatus via a bus according to the TS clock. A data transfer method for transferring data between the card controller and the host controller of the host apparatus is a master-slave data transfer method in which the host controller operates as a master apparatus.

摘要翻译： 根据本发明的功能模块卡和主机装置可以构成数字广播接收机装置。 功能模块卡包括卡控制器和调谐器部分。 调谐器部分输入数字广播信号，生成传输流（以下称为TS）和用于传送TS的TS时钟，并且经由以下操作直接将TS和TS时钟传送到主机设备的解码器和解扰器 总线根据TS时钟。 用于在卡控制器和主机设备的主机控制器之间传送数据的数据传输方法是主从控制器作为主设备操作的主从数据传输方法。

公开(公告)号：US07403139B2

公开(公告)日：2008-07-22

申请号：US10572960

申请日：2004-09-17

申请人： Shuhei Sasakura ,  Tatsuya Adachi ,  Isao Kato ,  Kazuya Iwata ,  Naoki Ejima ,  Seiji Nakamura ,  Yoshihisa Inagaki

发明人： Shuhei Sasakura ,  Tatsuya Adachi ,  Isao Kato ,  Kazuya Iwata ,  Naoki Ejima ,  Seiji Nakamura ,  Yoshihisa Inagaki

IPC分类号： H03M7/00

CPC分类号： H04N21/4143 ,  H04N5/4401 ,  H04N7/01 ,  H04N21/4126 ,  H04N21/4305 ,  H04N21/43632 ,  H04N21/440263

摘要： An electronic apparatus reads a digital data stream including a video signal and/or an audio signal outputted from an external apparatus according to a transmission clock different from a clock for the data stream, and outputs the video signal and/or audio signal without causing any discontinuity. The electronic apparatus includes a sample rate converter that rate-converts a predetermined volume of the audio signal in synchronization with a constant sampling clock, and changes a number of samples to be outputted, based on a data volume of an audio signal outputted by the electronic apparatus and a data volume of an audio signal transmitted from the external apparatus or transmittable from the external apparatus to the electronic apparatus.

摘要翻译： 电子设备根据与数据流的时钟不同的传输时钟读取包括从外部设备输出的视频信号和/或音频信号的数字数据流，并输出视频信号和/或音频信号，而不产生任何 不连续性 该电子设备包括采样率转换器，其与恒定采样时钟同步地对预定音量的音频信号进行速率转换，并且基于由电子设备输出的音频信号的数据量来改变要输出的采样数量 设备和从外部设备发送或可从外部设备发送到电子设备的音频信号的数据量。

公开(公告)号：US20070177736A1

公开(公告)日：2007-08-02

申请号：US10557997

申请日：2004-05-14

申请人： Seiji Nakamura ,  Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata

发明人： Seiji Nakamura ,  Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata

IPC分类号： H04K1/00

CPC分类号： H04N5/4401 ,  A61F2210/0019 ,  H04N21/4183 ,  H04N21/434

摘要： A functional module card and a host apparatus according to the present invention can constitute the digital broadcasting receiver apparatus. The functional module card includes a card controller and a tuner section. The tuner section inputs a digital broadcasting signal, generates a transport stream (referred to as a TS hereinafter) and a TS clock for transferring the TS, and directly transfers the TS and the TS clock to a decoder and descrambler of the host apparatus via a bus according to the TS clock. A data transfer method for transferring data between the card controller and the host controller of the host apparatus is a master-slave data transfer method in which the host controller operates as a master apparatus.

摘要翻译： 根据本发明的功能模块卡和主机装置可以构成数字广播接收机装置。 功能模块卡包括卡控制器和调谐器部分。 调谐器部分输入数字广播信号，生成传输流（以下称为TS）和用于传送TS的TS时钟，并且经由以下操作直接将TS和TS时钟传送到主机设备的解码器和解扰器 总线根据TS时钟。 用于在卡控制器和主机设备的主机控制器之间传送数据的数据传输方法是主从控制器作为主设备操作的主从数据传输方法。

公开(公告)号：US20070145151A1

公开(公告)日：2007-06-28

申请号：US10582084

申请日：2004-11-29

申请人： Seiji Nakamura ,  Tatsuya Adachi ,  Kazuya Iwata ,  Isao Kato

发明人： Seiji Nakamura ,  Tatsuya Adachi ,  Kazuya Iwata ,  Isao Kato

IPC分类号： G06K19/06

CPC分类号： G06F3/0656 ,  G06F3/0613 ,  G06F3/0679

摘要： An electronic apparatus that transmits error information about setting of a block size to a host device without making a design of the host device complicated and a control method thereof, are provided. The electronic apparatus of the present invention has: an interface section that transmits/receives a command, a response and data to/from the host device and when the data is a predetermined length or more, executes multi-block transmission; a data buffer; and a storage section that stores information about a block size, wherein when the interface section receives a block size setting command transmitted from the host device and the block size is larger than a capacity of the data buffer, it transmits a response including error information about incapability of accepting the block size at the time which has a predetermined relation to the block size setting command.

摘要翻译： 在不使主机设计复杂化的情况下提供关于块大小的设置的错误信息到主机设备的电子设备及其控制方法。 本发明的电子设备具有：向主机设备发送/接收命令，响应和数据的接口部，当数据为预定长度以上时，执行多块传输; 数据缓冲区 以及存储部，其存储关于块大小的信息，其中当所述接口部分接收到从所述主机设备发送的块大小设置命令并且所述块大小大于所述数据缓冲器的容量时，其发送包括关于 在与块大小设置命令具有预定关系的时刻不能接受块大小。

公开(公告)号：US07774508B2

公开(公告)日：2010-08-10

申请号：US10582084

申请日：2004-11-29

申请人： Seiji Nakamura ,  Tatsuya Adachi ,  Kazuya Iwata ,  Isao Kato

发明人： Seiji Nakamura ,  Tatsuya Adachi ,  Kazuya Iwata ,  Isao Kato

IPC分类号： G06F3/00 ,  G06K5/00

CPC分类号： G06F3/0656 ,  G06F3/0613 ,  G06F3/0679

摘要： An electronic apparatus that transmits error information about setting of a block size to a host device includes an interface section that transmits and receives a command, a response and data to and from the host device. When the data is a predetermined length or more, the interface section executes multi-block transmission. Moreover, the electronic apparatus includes a data buffer, and a storage section that stores information about a block size. When the interface section receives a block size setting command transmitted from the host device and the block size is larger than a capacity of the data buffer, it transmits a response including error information about incapability of accepting the block size at the time which has a predetermined relation to the block size setting command.

摘要翻译： 将关于块大小的设置的错误信息发送到主机设备的电子设备包括：向主机设备发送和接收命令，响应和数据的接口部分。 当数据是预定长度或更长时，接口部分执行多块传输。 此外，电子设备包括数据缓冲器和存储关于块大小的信息的存储部分。 当接口部分接收到从主机设备发送的块大小设置命令并且块大小大于数据缓冲器的容量时，它发送包括关于在具有预定的时间的时间接受块大小的无法接受的错误信息的响应 与块大小设置命令的关系。

公开(公告)号：US20050053095A1

公开(公告)日：2005-03-10

申请号：US10496938

申请日：2003-10-14

申请人： Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata ,  Tetsushi Kasahara ,  Seiji Nakamura

发明人： Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata ,  Tetsushi Kasahara ,  Seiji Nakamura

IPC分类号： G06F13/00 ,  G06F13/12 ,  G06F13/38 ,  G06K7/00 ,  G06K7/10 ,  G06K17/00 ,  G06K19/07 ,  H04L29/08 ,  H04N5/44 ,  H04N5/50 ,  H04J3/24

CPC分类号： G06K7/10297 ,  G06K7/0008 ,  G06K19/0723 ,  H04N5/4401 ,  H04N5/50 ,  H04N21/4183

摘要： An IC card capable of a high-speed data transmission to/from a data transmission apparatus which is low in processing capability, is provided. The IC card of the present invention comprises: a controlling section which generates a data packet by adding management information including information regarding a data length of the data packet, and which divides the above-mentioned data packet to generate data blocks wherein a data length of the data block is designated from the data transmission apparatus; and a communicating section which sends an interrupt signal to the above-mentioned data transmission apparatus when the above-mentioned data block which includes the above-mentioned management information is to be sent, and does not send the above-mentioned interrupt signal to the above-mentioned data transmission apparatus when a data block which does not include the above-mentioned management information is to be sent, in a case where a plurality of the above-mentioned data blocks which compose the single above-mentioned data packet are sent to the above-mentioned data transmission apparatus.

摘要翻译： 提供了能够对处理能力低的数据传输装置进行高速数据传输的IC卡。 本发明的IC卡包括：控制部分，通过添加包括关于数据分组的数据长度的信息的管理信息来生成数据分组，并且将上述数据分组划分以生成数据块，其中数据长度为 从数据发送装置指定数据块; 以及当要发送包括上述管理信息的上述数据块，并且不向上述发送上述中断信号时，向上述数据发送装置发送中断信号的通信部分 在将不包含上述管理信息的数据块发送到上述数据分组的多个上述数据块的情况下，发送上述数据发送装置 上述数据发送装置。

公开(公告)号：US07436898B2

公开(公告)日：2008-10-14

申请号：US10496938

申请日：2003-10-14

申请人： Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata ,  Tetsushi Kasahara ,  Seiji Nakamura

发明人： Isao Kato ,  Tatsuya Adachi ,  Kazuya Iwata ,  Tetsushi Kasahara ,  Seiji Nakamura

IPC分类号： H04L27/00

CPC分类号： G06K7/10297 ,  G06K7/0008 ,  G06K19/0723 ,  H04N5/4401 ,  H04N5/50 ,  H04N21/4183

摘要： An integrated circuit (IC) card capable of a high-speed data transmission to/from a data transmission apparatus having low processing capability. A controlling section generates a data packet by adding management information including information regarding a data length of the data packet, and divides the data packet to generate data blocks. The data length of the data block is designated from the data transmission apparatus. When the data blocks which compose the single data packet are sent to the transmission apparatus a communicating section sends an interrupt signal to the data transmission apparatus if the data block including the management information is to be sent, and does not send the interrupt signal to the data transmission apparatus if a data block not including the management information is to be sent.

摘要翻译： 一种能够向/从具有低处理能力的数据传输装置的高速数据传输的集成电路（IC）卡。 控制部分通过添加包括关于数据分组的数据长度的信息的管理信息来生成数据分组，并且分割数据分组以生成数据块。 从数据发送装置指定数据块的数据长度。 当组成单个数据分组的数据块被发送到发送装置时，如果要发送包括管理信息的数据块，则通信部分向数据发送装置发送中断信号，并且不向中断信号发送中断信号 如果不发送包含管理信息的数据块，则发送数据。

公开(公告)号：US20100005226A1

公开(公告)日：2010-01-07

申请号：US12374672

申请日：2007-07-26

申请人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

发明人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0664 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0679 ,  G06F12/0246

摘要： An access device 100 includes an access speed information part 112 for informing an access speed required for data recording by the access device 100 to a nonvolatile memory device 200. The nonvolatile memory device includes an access condition determination part 212 for determining an access condition required for meeting the informed access speed and an access area determination unit 213 for determining an access area according to the determined access condition. The access device 100 informs the required access speed to the nonvolatile memory device 200 in advance so that the access condition determination part 212 and the access area determination part 213 in the nonvolatile memory device 200 realize data recording which meets the access speed informed in advance upon the data recording. Thus, it is possible to access all the nonvolatile memory devices at a desired speed regardless of difference in characteristics of the recording speed of each of the nonvolatile memory devices.

摘要翻译： 访问装置100包括访问速度信息部分112，用于将访问装置100的数据记录所需的访问速度通知给非易失性存储装置200.非易失性存储装置包括访问条件确定部分212，用于确定访问条件 满足通知访问速度的访问区域确定单元213，用于根据确定的访问条件确定访问区域。 访问装置100预先向非易失性存储装置200通知所需的访问速度，使得非易失性存储装置200中的访问条件确定部212和访问区域确定部213实现满足预先通知的访问速度的数据记录 数据记录。 因此，无论每个非易失性存储器件的记录速度的特性差如何，都可以以所需的速度访问所有非易失性存储器件。

公开(公告)号：US08661186B2

公开(公告)日：2014-02-25

申请号：US12374672

申请日：2007-07-26

申请人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

发明人： Takuji Maeda ,  Toshiyuki Honda ,  Masahiro Nakanishi ,  Tadashi Ono ,  Tatsuya Adachi ,  Isao Kato

IPC分类号： G11C16/10 ,  G06F12/02 ,  G06F3/06

CPC分类号： G06F3/0664 ,  G06F3/0605 ,  G06F3/061 ,  G06F3/0679 ,  G06F12/0246

摘要： An access device 100 includes an access speed information part 112 for informing an access speed required for data recording by the access device 100 to a nonvolatile memory device 200. The nonvolatile memory device includes an access condition determination part 212 for determining an access condition required for meeting the informed access speed and an access area determination unit 213 for determining an access area according to the determined access condition. The access device 100 informs the required access speed to the nonvolatile memory device 200 in advance so that the access condition determination part 212 and the access area determination part 213 in the nonvolatile memory device 200 realize data recording which meets the access speed informed in advance upon the data recording. Thus, it is possible to access all the nonvolatile memory devices at a desired speed regardless of difference in characteristics of the recording speed of each of the nonvolatile memory devices.

摘要翻译： 访问装置100包括访问速度信息部分112，用于将访问装置100的数据记录所需的访问速度通知给非易失性存储装置200.非易失性存储装置包括访问条件确定部分212，用于确定访问条件 满足通知访问速度的访问区域确定单元213，用于根据确定的访问条件确定访问区域。 访问装置100预先向非易失性存储装置200通知所需的访问速度，使得非易失性存储装置200中的访问条件确定部212和访问区域确定部213实现满足预先通知的访问速度的数据记录 数据记录。 因此，无论每个非易失性存储器件的记录速度的特性差如何，都可以以所需的速度访问所有非易失性存储器件。