公开(公告)号：US08156317B2

公开(公告)日：2012-04-10

申请号：US12122484

申请日：2008-05-16

申请人： James Lyall Esliger ,  Denis Foley

发明人： James Lyall Esliger ,  Denis Foley

IPC分类号： G06F15/177

CPC分类号： G06F21/572 ,  G06F21/575

摘要： An integrated circuit (100) may receive a boot loader code (114) via a debug access port (105), wherein a boot logic is operative to block, upon a reset (123) of the programmable processor (103) from the debug access port (105), commands and to the programmable processor from the debug access port, while still allowing the reset (123) command and while allowing write access to memory (112) to receive the boot loader code image (114) written to memory (112). The boot logic also blocks commands to the memory subsystem (109) from the debug access port and turns off write access to memory (112) after allowing the boot loader code image (114) to be written. The boot logic validates the boot loader code image (114) by performing a security check and jumps to the boot loader code image (114) if it is valid, thereby allowing it to run on the programmable processor (103). The boot logic may be logic circuits, software or a combination thereof.

摘要翻译： 集成电路（100）可以经由调试访问端口（105）接收引导加载程序代码（114），其中启动逻辑可操作以在可编程处理器（103）的复位（123）从调试访问 端口（105），命令和来自调试访问端口的可编程处理器，同时仍然允许复位（123）命令，同时允许对存储器（112）的写访问以接收写入存储器的引导加载程序代码映像（114） 112）。 引导逻辑还从调试访问端口阻止对存储器子系统（109）的命令，并且在允许写入引导加载程序代码映像（114）之后，关闭对存储器（112）的写访问。 启动逻辑通过执行安全检查来验证引导加载程序代码映像（114），并且如果其有效则跳转到引导加载程序代码映像（114），从而允许其在可编程处理器（103）上运行。 引导逻辑可以是逻辑电路，软件或其组合。

公开(公告)号：US20090288160A1

公开(公告)日：2009-11-19

申请号：US12122484

申请日：2008-05-16

申请人： James Lyall Esliger ,  Denis Foley

发明人： James Lyall Esliger ,  Denis Foley

IPC分类号： H04L9/32

CPC分类号： G06F21/572 ,  G06F21/575

摘要： An integrated circuit (100) may receive a boot loader code (114) via a debug access port (105), wherein a boot logic is operative to block, upon a reset (123) of the programmable processor (103) from the debug access port (105), commands and to the programmable processor from the debug access port, while still allowing the reset (123) command and while allowing write access to memory (112) to receive the boot loader code image (114) written to memory (112). The boot logic also blocks commands to the memory subsystem (109) from the debug access port and turns off write access to memory (112) after allowing the boot loader code image (114) to be written. The boot logic validates the boot loader code image (114) by performing a security check and jumps to the boot loader code image (114) if it is valid, thereby allowing it to run on the programmable processor (103). The boot logic may be logic circuits, software or a combination thereof.

摘要翻译： 集成电路（100）可以经由调试访问端口（105）接收引导加载程序代码（114），其中启动逻辑可操作以在可编程处理器（103）的复位（123）从调试访问 端口（105），命令和来自调试访问端口的可编程处理器，同时仍然允许复位（123）命令，同时允许对存储器（112）的写访问以接收写入存储器的引导加载程序代码映像（114） 112）。 引导逻辑还从调试访问端口阻止对存储器子系统（109）的命令，并且在允许写入引导加载程序代码映像（114）之后，关闭对存储器（112）的写访问。 启动逻辑通过执行安全检查来验证引导加载程序代码映像（114），并且如果它有效则跳转到引导加载程序代码映像（114），从而允许其在可编程处理器（103）上运行。 引导逻辑可以是逻辑电路，软件或其组合。

公开(公告)号：US20090292934A1

公开(公告)日：2009-11-26

申请号：US12125549

申请日：2008-05-22

申请人： James Lyall Esliger

发明人： James Lyall Esliger

IPC分类号： G06F1/00 ,  G06F12/00

CPC分类号： G06F1/3203 ,  G06F1/3228 ,  G06F1/3275 ,  G06F1/3287 ,  G06F1/3293 ,  H04W52/028 ,  Y02D10/122 ,  Y02D10/14 ,  Y02D10/171 ,  Y02D70/00

摘要： A method comprising determining that a minimum operation level of an integrated circuit (100) has been reached and that a sleep mode is therefore allowable; storing minimum operation context information to a RAM (115) in response to determining that the minimum operation level has been reached; switching to a sleep mode code (116) in the RAM (115); and transferring memory control from a primary memory controller (104) to a secondary memory controller (112) wherein only the secondary memory controller (112) controls the RAM (115). The method may include storing the sleep mode code (116) and a wakeup code (117) in the RAM (115) in response to determining that sleep mode is allowable, where the wakeup code (117) restores a minimum operation context using the minimum operation context information stored in the RAM (115). The method may also include placing a plurality of integrated circuit power islands into a sleep mode and leaving a secondary memory controller power island (109) in a normal power mode.

摘要翻译： 一种方法，包括确定已经达到集成电路（100）的最小操作电平并且因此允许睡眠模式; 响应于确定已经达到最小操作级别，将最小操作上下文信息存储到RAM（115）; 切换到RAM（115）中的睡眠模式代码（116）; 以及将存储器控制从主存储器控制器（104）传送到辅助存储器控制器（112），其中只有辅助存储器控制器（112）控制RAM（115）。 该方法可以包括响应于确定睡眠模式是可允许的而将睡眠模式代码（116）和唤醒代码（117）存储在RAM（115）中，其中唤醒代码（117）使用最小值来恢复最小操作上下文 存储在RAM（115）中的操作上下文信息。 该方法还可以包括将多个集成电路功率岛放置在睡眠模式中并且使次级存储器控制器功率岛（109）处于正常功率模式。