公开(公告)号：US08847811B2

公开(公告)日：2014-09-30

申请号：US13369093

申请日：2012-02-08

申请人： Ark-Chew Wong ,  Olivier Jacques Nys ,  Jonathan Muller

发明人： Ark-Chew Wong ,  Olivier Jacques Nys ,  Jonathan Muller

IPC分类号： H03M1/34

CPC分类号： H03M1/125 ,  H03M1/42

摘要： Examples are provided for converting an analog signal to a digital output signal using serial-ripple analog-to-digital conversion (ADC). An ADC circuit may include conversion stages coupled in series. Each conversion stage may generate a bit for the digital output signal. A data latch may receive bits for the digital output signal from the conversion stages and to provide the digital output signal based on the bits. A conversion stage may include a comparator circuit and a multiplexer circuit. The comparator circuit may compare a sampled input signal with a reference signal and to generate the associated bit of the digital output signal based on a result of the comparison. The multiplexer circuit may provide an associated reference signal to a comparator circuit of a next conversion stage, where the next conversion stage is subsequent to the conversion stage.

摘要翻译： 提供了使用串行纹波模数转换（ADC）将模拟信号转换为数字输出信号的示例。 ADC电路可以包括串联耦合的转换级。 每个转换级可以产生数字输出信号的位。 数据锁存器可以接收来自转换级的数字输出信号的位，并且基于位提供数字输出信号。 转换级可以包括比较器电路和多路复用器电路。 比较器电路可以将采样的输入信号与参考信号进行比较，并且基于比较的结果产生数字输出信号的相关位。 多路复用器电路可以向下一个转换级的比较器电路提供相关联的参考信号，其中下一个转换级在转换级之后。

公开(公告)号：US08487800B2

公开(公告)日：2013-07-16

申请号：US13296185

申请日：2011-11-14

申请人： Ark-Chew Wong ,  Jonathan Muller

发明人： Ark-Chew Wong ,  Jonathan Muller

IPC分类号： H03M1/80 ,  H03M1/78

CPC分类号： H03M1/808 ,  H03M1/1061 ,  H03M1/687 ,  H03M1/785

摘要： Examples of resistive digital-to-analog converter (RDAC) circuits are provided herein. RDAC circuits may provide an analog output signal derived from an n-bit digital input signal. In one example, an RDAC circuit may include a plurality of resistive circuit branches. Each resistive circuit branch may be arranged in a pull up/pull down network configuration. For example, an RDAC circuit may include a plurality of resistive circuit branches positioned in parallel. In an example, each of the plurality of resistive circuit branches may include a first inverter circuit, a second inverter circuit, and a resistive component. The RDAC circuit may include an output node for providing the analog output signal. Additionally, methods are provided for converting an analog output signal derived from an n-bit digital input signal.

摘要翻译： 本文提供了电阻数模转换器（RDAC）电路的示例。 RDAC电路可以提供从n位数字输入信号导出的模拟输出信号。 在一个示例中，RDAC电路可以包括多个电阻电路分支。 每个电阻电路分支可以布置成上拉/下拉网络配置。 例如，RDAC电路可以包括并联设置的多个电阻电路分支。 在一个示例中，多个电阻电路分支中的每一个可以包括第一反相器电路，第二反相器电路和电阻部件。 RDAC电路可以包括用于提供模拟输出信号的输出节点。 此外，提供了用于转换从n位数字输入信号导出的模拟输出信号的方法。

公开(公告)号：US20130120176A1

公开(公告)日：2013-05-16

申请号：US13296185

申请日：2011-11-14

申请人： Ark-Chew WONG ,  Jonathan Muller

发明人： Ark-Chew WONG ,  Jonathan Muller

IPC分类号： H03M1/66

CPC分类号： H03M1/808 ,  H03M1/1061 ,  H03M1/687 ,  H03M1/785

摘要： Examples of resistive digital-to-analog converter (RDAC) circuits are provided herein. RDAC circuits may provide an analog output signal derived from an n-bit digital input signal. In one example, an RDAC circuit may include a plurality of resistive circuit branches. Each resistive circuit branch may be arranged in a pull up/pull down network configuration. For example, an RDAC circuit may include a plurality of resistive circuit branches positioned in parallel. In an example, each of the plurality of resistive circuit branches may include a first inverter circuit, a second inverter circuit, and a resistive component. The RDAC circuit may include an output node for providing the analog output signal. Additionally, methods are provided for converting an analog output signal derived from an n-bit digital input signal.

摘要翻译： 本文提供了电阻数模转换器（RDAC）电路的示例。 RDAC电路可以提供从n位数字输入信号导出的模拟输出信号。 在一个示例中，RDAC电路可以包括多个电阻电路分支。 每个电阻电路分支可以布置成上拉/下拉网络配置。 例如，RDAC电路可以包括并联设置的多个电阻电路分支。 在一个示例中，多个电阻电路分支中的每一个可以包括第一反相器电路，第二反相器电路和电阻部件。 RDAC电路可以包括用于提供模拟输出信号的输出节点。 此外，提供了用于转换从n位数字输入信号导出的模拟输出信号的方法。

公开(公告)号：US20120163425A1

公开(公告)日：2012-06-28

申请号：US13328412

申请日：2011-12-16

申请人： Mathieu Egot ,  Jonathan Muller ,  Andreia Cathelin ,  Didier Belot

发明人： Mathieu Egot ,  Jonathan Muller ,  Andreia Cathelin ,  Didier Belot

IPC分类号： H04L27/04 ,  H04L5/16

CPC分类号： H01Q3/26

摘要： Device comprising processing means (MT), transmission channels (VE1, . . . VEn), an antenna array for transmitting signals comprising a number of antennas (A11 . . . A1n) respectively associated with the transmission channels, a number of digital-analogue converters (DAC) and a number of phase-shifting means (MD1, . . . MDn) respectively associated with the antennas, said phase-shifting means (MD1, . . . MDn) being placed between the processing means (MT) and the digital-analogue converters (DAC) and including digital all-pass filters of FIR type (PT), the processing means comprising control means (MC) configured to adjust the coefficients and/or the order of the all-pass filters of FIR type.

摘要翻译： 包括处理装置（MT），传输信道（VE1，...，VEn）的装置，用于发送包括分别与传输信道相关联的多个天线（A11 ... A1n）的信号的天线阵列，数字模拟 分别与天线相关联的多个转换器（DAC）和多个移相装置（MD1，...，MDn），所述移相装置（MD1，...，MDn）被放置在处理装置（MT）和 数字模拟转换器（DAC）并且包括FIR类型（PT）的数字全通滤波器，所述处理装置包括被配置为调整FIR类型的全通滤波器的系数和/或顺序的控制装置（MC）。

公开(公告)号：US08982994B2

公开(公告)日：2015-03-17

申请号：US13328412

申请日：2011-12-16

申请人： Mathieu Egot ,  Jonathan Muller ,  Andreia Cathelin ,  Didier Belot

发明人： Mathieu Egot ,  Jonathan Muller ,  Andreia Cathelin ,  Didier Belot

IPC分类号： H04L25/49 ,  H01Q3/26

CPC分类号： H01Q3/26

摘要： Device comprising processing means (MT), transmission channels (VE1, . . . VEn), an antenna array for transmitting signals comprising a number of antennas (A11 . . . A1n) respectively associated with the transmission channels, a number of digital-analog converters (DAC) and a number of phase-shifting means (MD1, . . . MDn) respectively associated with the antennas, said phase-shifting means (MD1, . . . MDn) being placed between the processing means (MT) and the digital-analog converters (DAC) and including digital all-pass filters of FIR type (PT), the processing means comprising control means (MC) configured to adjust the coefficients and/or the order of the all-pass filters of FIR type.

摘要翻译： 包括处理装置（MT），传输信道（VE1，...，VEn）的装置，用于发送包括分别与传输信道相关联的多个天线（A11 ... A1n）的信号的天线阵列，数字模拟 分别与天线相关联的多个转换器（DAC）和多个移相装置（MD1，...，MDn），所述移相装置（MD1，...，MDn）被放置在处理装置（MT）和 数模转换器（DAC）并且包括FIR类型（PT）的数字全通滤波器，所述处理装置包括被配置为调整FIR类型的全通滤波器的系数和/或顺序的控制装置（MC）。