公开(公告)号：US20150293854A1

公开(公告)日：2015-10-15

申请号：US14253785

申请日：2014-04-15

Applicant: Advanced Micro Devices, Inc.

Inventor： John Kalamatianos ,  Johnsy Kanjirapallil John ,  Phillip E. Nevius ,  Robert G. Gelinas

IPC: G06F12/08 ,  G11C29/44

CPC classification number: G06F12/0864 ,  G06F11/1064 ,  G06F12/0802 ,  G06F12/0811 ,  G06F12/0873 ,  G06F12/0888 ,  G06F12/121 ,  G06F2212/1032 ,  G06F2212/28 ,  G06F2212/283 ,  G06F2212/284 ,  G06F2212/403 ,  G11C15/00 ,  G11C29/44 ,  G11C29/4401 ,  G11C2029/0409

Abstract: A method of managing cache memory includes accessing a cache memory at a primary index that corresponds to an address specified in an access request. A determination is made that accessing the cache memory at the primary index does not result in a cache hit on a cache line with an error-free status. In response to this determination, the primary index is mapped to a secondary index and data for the address is written to a cache line at the secondary index.

Abstract translation: 一种管理高速缓存存储器的方法包括以对应于在访问请求中指定的地址的主要索引访问高速缓冲存储器。 确定在主索引处访问高速缓冲存储器不会导致在具有无错状态的高速缓存行上的高速缓存命中。 响应于该确定，主索引被映射到次索引，并且该地址的数据被写入到次级索引处的高速缓存行。

公开(公告)号：US09424195B2

公开(公告)日：2016-08-23

申请号：US14253785

申请日：2014-04-15

Applicant: Advanced Micro Devices, Inc.

Inventor： John Kalamatianos ,  Johnsy Kanjirapallil John ,  Phillip E. Nevius ,  Robert G. Gelinas

IPC: G11C29/44 ,  G06F12/08 ,  G06F12/12 ,  G06F11/10 ,  G11C15/00 ,  G11C29/04

CPC classification number: G06F12/0864 ,  G06F11/1064 ,  G06F12/0802 ,  G06F12/0811 ,  G06F12/0873 ,  G06F12/0888 ,  G06F12/121 ,  G06F2212/1032 ,  G06F2212/28 ,  G06F2212/283 ,  G06F2212/284 ,  G06F2212/403 ,  G11C15/00 ,  G11C29/44 ,  G11C29/4401 ,  G11C2029/0409

Abstract: A method of managing cache memory includes accessing a cache memory at a primary index that corresponds to an address specified in an access request. A determination is made that accessing the cache memory at the primary index does not result in a cache hit on a cache line with an error-free status. In response to this determination, the primary index is mapped to a secondary index and data for the address is written to a cache line at the secondary index.

Abstract translation: 一种管理高速缓存存储器的方法包括以对应于在访问请求中指定的地址的主要索引访问高速缓冲存储器。 确定在主索引处访问高速缓冲存储器不会导致在具有无错状态的高速缓存行上的高速缓存命中。 响应于该确定，主索引被映射到次索引，并且该地址的数据被写入到次级索引处的高速缓存行。