公开(公告)号：US07944765B1

公开(公告)日：2011-05-17

申请号：US12626289

申请日：2009-11-25

申请人： Wei Han ,  Yoshita Yerramilli ,  Loren McLaury ,  Warren Juenemann

发明人： Wei Han ,  Yoshita Yerramilli ,  Loren McLaury ,  Warren Juenemann

IPC分类号： G11C29/00

CPC分类号： G11C29/08 ,  G01R31/318519 ,  G11C2029/0401

摘要： In one embodiment of the invention, an integrated circuit such as a programmable logic device includes volatile memory, nonvolatile memory, and a data shift register for reading data from the nonvolatile memory and for reading data from and writing data to the volatile memory. A built in self test (BIST) circuit is operable to test the nonvolatile memory without the data shift register reading data from the nonvolatile memory. The BIST circuit may include a finite state machine for performing at least one of the following tests on the nonvolatile memory: bulk erase, bulk program; margin bulk program; and/or margin bulk erase. A memory controller responsive to the finite state machine is operable to write data to and read data from the nonvolatile memory during testing of the nonvolatile memory.

摘要翻译： 在本发明的一个实施例中，诸如可编程逻辑器件的集成电路包括易失性存储器，非易失性存储器和用于从非易失性存储器读取数据并用于从易失性存储器读取数据并将数据写入到易失性存储器的数据移位寄存器。 内置自检（BIST）电路可用于测试非易失性存储器，而数据移位寄存器从非易失性存储器读取数据。 BIST电路可以包括用于对非易失性存储器执行以下测试中的至少一个的有限状态机：批量擦除，批量程序; 保证金批发方案; 和/或边缘批量擦除。 响应于有限状态机的存储器控​​制器可用于在非易失性存储器的测试期间将数据写入非易失性存储器并从其读取数据。

公开(公告)号：US08441284B1

公开(公告)日：2013-05-14

申请号：US13154885

申请日：2011-06-07

申请人： Wei Han ,  Mose Wahlstrom ,  Warren Juenemann

发明人： Wei Han ,  Mose Wahlstrom ,  Warren Juenemann

IPC分类号： H03K19/173

CPC分类号： H03K19/17752

摘要： Various techniques are provided to flexibly update data fields stored in multi-bit registers. In one example, a method of updating a control register within an integrated circuit includes storing a plurality of initial bit values in the control register within the integrated circuit. The method also includes receiving a data set comprising one or more corrective bit values and one or more non-corrective bit values. The method also includes performing a logic operation on the received data set and the initial bit values to provide updated bit values. The method also includes replacing the initial bit values with the updated bit values in the control register.

摘要翻译： 提供各种技术来灵活地更新存储在多位寄存器中的数据字段。 在一个示例中，更新集成电路内的控制寄存器的方法包括将多个初始位值存储在集成电路内的控制寄存器中。 该方法还包括接收包括一个或多个校正位值和一个或多个非校正位值的数据集。 该方法还包括对所接收的数据集和初始位值执行逻辑运算以提供更新的位值。 该方法还包括用控制寄存器中更新的位值替换初始位值。

公开(公告)号：US08816718B1

公开(公告)日：2014-08-26

申请号：US13038270

申请日：2011-03-01

申请人： Wei Han ,  Zheng Chen ,  Warren Juenemann

发明人： Wei Han ,  Zheng Chen ,  Warren Juenemann

IPC分类号： H03K19/177

CPC分类号： H03K19/17744 ,  H03K19/17764

摘要： In one embodiment, a programmable logic device includes a memory and an input/output (I/O) interface adapted to enter a variable response mode responsive to an assertion of a control signal. The I/O interface is operable in the variable response mode to respond to a read command from an external device by retrieving data from the memory and to shift dummy data to the external device until an internal data ready signal is asserted.

摘要翻译： 在一个实施例中，可编程逻辑器件包括适于响应于控制信号的断言输入可变响应模式的存储器和输入/输出（I / O）接口。 该I / O接口在可变响应模式下可操作以通过从存储器检索数据并将伪数据移动到外部设备来响应来自外部设备的读取命令，直到内部数据就绪信号被断言为止。

公开(公告)号：US07868654B1

公开(公告)日：2011-01-11

申请号：US12465444

申请日：2009-05-13

申请人： Wei Han ,  Warren Juenemann ,  Mose Wahlstrom

发明人： Wei Han ,  Warren Juenemann ,  Mose Wahlstrom

IPC分类号： H03K19/173

CPC分类号： H03K19/17748 ,  H03K19/17744

摘要： Various techniques are provided for determining interface characteristics of external devices. In one example, a method of configuring a programmable logic device (PLD) with configuration data stored in one or more external memory devices includes reading by the PLD an interface setup command in a bitstream from an external memory device through a configuration port of the PLD while operating the configuration port in accordance with a first set of interface characteristics. The method also includes adjusting by the PLD the configuration port to operate in accordance with a second set of interface characteristics identified by the interface setup command. The method also includes reading by the PLD configuration data in the bitstream from the external memory device through the configuration port while operating the configuration port in accordance with the second set of interface characteristics. The method also includes programming a configuration memory of the PLD with the configuration data.

摘要翻译： 提供了各种用于确定外部设备的接口特性的技术。 在一个示例中，配置具有存储在一个或多个外部存储器件中的配置数据的可编程逻辑器件（PLD）的方法包括由PLD通过PLD的配置端口从外部存储器件读取位流中的接口设置命令 同时根据第一组接口特性来操作配置端口。 该方法还包括由PLD调整配置端口以根据由接口设置命令标识的第二组接口特性进行操作。 该方法还包括通过配置端口从外部存储器件通过PLD配置数据读取数据，同时根据第二组接口特性来操作配置端口。 该方法还包括使用配置数据对PLD的配置存储器进行编程。

公开(公告)号：US08368424B1

公开(公告)日：2013-02-05

申请号：US13038259

申请日：2011-03-01

申请人： Wei Han ,  Zheng Chen ,  Warren Juenemann ,  Eric Lee

发明人： Wei Han ,  Zheng Chen ,  Warren Juenemann ,  Eric Lee

IPC分类号： H03K19/173

CPC分类号： H03K19/17772

摘要： In one embodiment, a programmable logic device such as an FPGA includes a programmable fabric adapted to operate normally and in a sleep mode, and a general purpose input/output port (I/O). The I/O port is adapted to function in conventional fashion during normal operation of the programmable fabric and as a wakeup control port during the sleep mode.

摘要翻译： 在一个实施例中，诸如FPGA的可编程逻辑器件包括适于正常和处于休眠模式的可编程结构以及通用输入/输出端口（I / O）。 I / O端口适于在可编程结构的正常操作期间以常规方式起作用，并且在睡眠模式期间用作唤醒控制端口。

公开(公告)号：US08319521B1

公开(公告)日：2012-11-27

申请号：US13076300

申请日：2011-03-30

申请人： Wei Han ,  Barry Britton ,  Eric Lee ,  Zheng Chen ,  Warren Juenemann ,  Mose Wahlstrom

发明人： Wei Han ,  Barry Britton ,  Eric Lee ,  Zheng Chen ,  Warren Juenemann ,  Mose Wahlstrom

IPC分类号： H03K19/177 ,  H01L25/00

CPC分类号： H03K19/17764 ,  H03K19/17768

摘要： A programmable logic device (PLD) is disclosed that includes a non-volatile memory; a shadow register; and a data shift register (DSR) configurable to receive control information from an external programming tool, wherein the DSR is configured to shift the control information into the shadow register if the PLD is in a first programming mode, the PLD being configurable to operate in the first programming mode using the control information stored in the shadow register without the control information being stored in the non-volatile memory.

摘要翻译： 公开了一种包括非易失性存储器的可编程逻辑器件（PLD）; 影子寄存器 以及数据移位寄存器（DSR），其被配置为从外部编程工具接收控制信息，其中所述DSR被配置为如果所述PLD处于第一编程模式，则将所述控制信息移位到所述影子寄存器中，所述PLD可配置为在 使用存储在影子寄存器中的控制信息的第一编程模式，而不将控制信息存储在非易失性存储器中。

公开(公告)号：US07630259B1

公开(公告)日：2009-12-08

申请号：US11959329

申请日：2007-12-18

申请人： Wei Han ,  Yoshita Yerramilli ,  Loren McLaury ,  Warren Juenemann

发明人： Wei Han ,  Yoshita Yerramilli ,  Loren McLaury ,  Warren Juenemann

IPC分类号： G11C29/00

CPC分类号： G11C29/08 ,  G01R31/318519 ,  G11C2029/0401

摘要： Various techniques are described to test memory arrays of a programmable logic device (PLD). In one example, a PLD includes a first memory array. The PLD also includes a plurality of sense amplifiers adapted to read a plurality of data values stored by the first memory array and provide a plurality of data signals corresponding to the data values. The PLD further includes a test circuit adapted to test the first memory array. The test circuit is coupled with the sense amplifiers and adapted to compare the data signals with a test signal to provide a pass/fail signal. In addition, the PLD includes a second memory array. The PLD also includes a data shift register adapted to test the second memory array.

摘要翻译： 描述了各种技术来测试可编程逻辑器件（PLD）的存储器阵列。 在一个示例中，PLD包括第一存储器阵列。 PLD还包括多个读出放大器，用于读取由第一存储器阵列存储的多个数据值，并提供对应于数据值的多个数据信号。 PLD还包括适于测试第一存储器阵列的测试电路。 测试电路与读出放大器耦合，并且适于将数据信号与测试信号进行比较以提供通过/失败信号。 此外，PLD包括第二存储器阵列。 PLD还包括适于测试第二存储器阵列的数据移位寄存器。