公开(公告)号：US20110071809A1

公开(公告)日：2011-03-24

申请号：US12564931

申请日：2009-09-23

申请人： Sharon Keidar-Barner ,  Shiri Moran ,  Ziv Nevo ,  Sitvanit Ruah ,  Tatyana Veksler

发明人： Sharon Keidar-Barner ,  Shiri Moran ,  Ziv Nevo ,  Sitvanit Ruah ,  Tatyana Veksler

IPC分类号： G06G7/48

CPC分类号： G06F17/504

摘要： A model may comprise finite paths in respect to a constraint. The model and the constraint may be modified such that a portion of the limitations induces by the constraint is injected to the model. Adding the limitation directly to the model may be expressed by a reduction of a measurement of nondeterminism in the model. The model may be modified based on the constraint, and the constraint may be modified based on the model. The constraint may be strengthened to provide for an early finite path detection.

摘要翻译： 模型可以包括关于约束的有限路径。 可以修改模型和约束，使得由约束引起的限制的一部分被注入到模型中。 可以通过减少模型中非确定性的测量来表示将限制直接添加到模型中。 可以基于约束修改模型，并且可以基于模型修改约束。 可以加强约束以提供早期的有限路径检测。

公开(公告)号：US20090216513A1

公开(公告)日：2009-08-27

申请号：US12037956

申请日：2008-02-27

申请人： Dmitry Pidan ,  Sitvanit Ruah

发明人： Dmitry Pidan ,  Sitvanit Ruah

IPC分类号： G06F17/50

CPC分类号： G06F17/504

摘要： A computer-implemented method for verifying a design includes representing a verification directive, which pertains to the design and includes a local variable, by a finite state machine. The state machine includes multiple states, with transitions among the states, transition conditions associated with the transitions, and procedural blocks, which correspond to the transitions and define operations to be performed on the local variable when traversing the respective transitions.The finite state machine is executed by traversing the transitions in accordance with the respective transition conditions and modifying the local variable in accordance with the respective procedural blocks of the traversed transitions, so as to verify the design with respect to the verification directive.

摘要翻译： 用于验证设计的计算机实现的方法包括通过有限状态机来表示与设计有关的验证指令并且包括局部变量。 状态机包括多个状态，状态之间的转换，与转换相关联的转换条件以及对应于转换的过程块，以及当遍历各个转换时定义要对局部变量执行的操作。 有限状态机通过根据各自的转变条件遍历转换来执行，并根据遍历转换的相应过程块修改局部变量，以便验证关于验证指令的设计。

公开(公告)号：US09043746B2

公开(公告)日：2015-05-26

申请号：US13041462

申请日：2011-03-07

申请人： Ella Rabinovich ,  Sivan Rabinovich ,  Sitvanit Ruah

发明人： Ella Rabinovich ,  Sivan Rabinovich ,  Sitvanit Ruah

IPC分类号： G06F9/44

CPC分类号： G06F8/10 ,  G06F8/35 ,  G06F9/4498

摘要： A method of applying formal verification methodologies to event processing applications is provided herein. The method includes the following stages: representing an event processing application as an event processing network, being a graph with event processing agents as nodes; generating a finite state machine based on the event processing network, wherein the finite state machine is an over-approximation of the event processing application; expressing stateful rules and policies that are associated with the event processing application using temporal logic, to yield a temporal representation of the event processing application; combining the temporal representation and the finite state machine into a model; generating a statement associated with a user-selected verification-related property of the event processing application, wherein the statement is generated using the temporal representation; and applying the statement to the model, to yield an indication for: (i) a correctness of the statement or (ii) a counter example, respectively.

摘要翻译： 本文提供了一种将形式验证方法应用于事件处理应用程序的方法。 该方法包括以下阶段：表示作为事件处理网络的事件处理应用，作为具有事件处理代理作为节点的图; 基于事件处理网络生成有限状态机，其中有限状态机是事件处理应用的过近似; 表示使用时间逻辑与事件处理应用相关联的有状态规则和策略，以产生事件处理应用的时间表示; 将时间表示和有限状态机组合成一个模型; 生成与所述事件处理应用的用户选择的验证相关属性相关联的语句，其中使用所述时间表示生成所述语句; 并将该陈述应用于该模型，以产生以下指示：（i）该陈述的正确性或（ii）一个计数器示例。

公开(公告)号：US20120233587A1

公开(公告)日：2012-09-13

申请号：US13041462

申请日：2011-03-07

申请人： Ella Rabinovich ,  Sivan Rabinovich ,  Sitvanit Ruah

发明人： Ella Rabinovich ,  Sivan Rabinovich ,  Sitvanit Ruah

IPC分类号： G06F9/455

CPC分类号： G06F8/10 ,  G06F8/35 ,  G06F9/4498

摘要： A method of applying formal verification methodologies to event processing applications is provided herein. The method includes the following stages: representing an event processing application as an event processing network, being a graph with event processing agents as nodes; generating a finite state machine based on the event processing network, wherein the finite state machine is an over-approximation of the event processing application; expressing stateful rules and policies that are associated with the event processing application using temporal logic, to yield a temporal representation of the event processing application; combining the temporal representation and the finite state machine into a model; generating a statement associated with a user-selected verification-related property of the event processing application, wherein the statement is generated using the temporal representation; and applying the statement to the model, to yield an indication for: (i) a correctness of the statement or (ii) a counter example, respectively.

摘要翻译： 本文提供了一种将形式验证方法应用于事件处理应用程序的方法。 该方法包括以下阶段：表示作为事件处理网络的事件处理应用，作为具有事件处理代理作为节点的图; 基于事件处理网络生成有限状态机，其中有限状态机是事件处理应用的过近似; 表示使用时间逻辑与事件处理应用相关联的有状态规则和策略，以产生事件处理应用的时间表示; 将时间表示和有限状态机组合成一个模型; 生成与所述事件处理应用的用户选择的验证相关属性相关联的语句，其中使用所述时间表示生成所述语句; 并将该陈述应用于该模型，以产生以下指示：（i）该陈述的正确性或（ii）一个计数器示例。

公开(公告)号：US08352234B2

公开(公告)日：2013-01-08

申请号：US12564931

申请日：2009-09-23

申请人： Sharon Keidar Barner ,  Shiri Moran ,  Ziv Nevo ,  Sitvanit Ruah ,  Tatyana Veksler

发明人： Sharon Keidar Barner ,  Shiri Moran ,  Ziv Nevo ,  Sitvanit Ruah ,  Tatyana Veksler

IPC分类号： G06F17/50

CPC分类号： G06F17/504

摘要： A computerized system comprising: a processor; a first interface configured to obtain a constraint; a second interface configured to obtain a first model, wherein the first model is configured to be utilized in model checking, and the first model, when constrained by the constraint, comprises at least one finite path; and a finite path removal module implemented in the processor and configured to generate a second model equivalent to the first model obtained by said second interface, wherein the second model excludes a portion of the at least one finite path, and the second model is configured to be utilized in model checking.

摘要翻译： 一种计算机化系统，包括：处理器; 配置为获得约束的第一接口; 第二接口，被配置为获得第一模型，其中所述第一模型被配置为在模型检查中使用，并且当受约束约束时，所述第一模型包括至少一个有限路径; 以及有限路径去除模块，其在所述处理器中实现并且被配置为生成等效于由所述第二接口获得的所述第一模型的第二模型，其中所述第二模型排除所述至少一个有限路径的一部分，并且所述第二模型被配置为 用于模型检查。

公开(公告)号：US07725851B2

公开(公告)日：2010-05-25

申请号：US11845118

申请日：2007-08-27

申请人： Cynthia Rae Eisner ,  Sharon Keidar-Barner ,  Sitvanit Ruah ,  Ohad Shacham ,  Tatyana Veksler

发明人： Cynthia Rae Eisner ,  Sharon Keidar-Barner ,  Sitvanit Ruah ,  Ohad Shacham ,  Tatyana Veksler

IPC分类号： G06F17/50

CPC分类号： G06F17/504

摘要： Device, system and method of efficient automata-based implementation of liveness properties for formal verification. A system according to embodiments of the invention includes a property transformation module to receive an assume verification directive on a liveness property in a property specification language, and to translate the property a fairness statement that uses a deterministic automaton. The deterministic automaton is exponential in the size of the input property. The assume verification directive may be transformed into a strong suffix implication in the property specification language.

摘要翻译： 用于形式验证的有效自动执行活动属性的设备，系统和方法。 根据本发明的实施例的系统包括属性转换模块，用于接收关于属性指定语言中的活性属性的假设验证指令，以及将属性转换为使用确定性自动机的公正语句。 确定性自动机在输入属性的大小方面是指数的。 假设验证指令可能会转换为属性规范语言中强大的后缀含义。

公开(公告)号：US08219376B2

公开(公告)日：2012-07-10

申请号：US12037956

申请日：2008-02-27

申请人： Dmitry Pidan ,  Sitvanit Ruah

发明人： Dmitry Pidan ,  Sitvanit Ruah

IPC分类号： G06F17/50 ,  G06F9/455 ,  G06F11/00 ,  G06F11/22

CPC分类号： G06F17/504

摘要： A computer-implemented method for verifying a design includes representing a verification directive, which pertains to the design and includes a local variable, by a finite state machine. The state machine includes multiple states, with transitions among the states, transition conditions associated with the transitions, and procedural blocks, which correspond to the transitions and define operations to be performed on the local variable when traversing the respective transitions. The finite state machine is executed by traversing the transitions in accordance with the respective transition conditions and modifying the local variable in accordance with the respective procedural blocks of the traversed transitions, so as to verify the design with respect to the verification directive.

摘要翻译： 用于验证设计的计算机实现的方法包括通过有限状态机来表示与设计有关的验证指令并且包括局部变量。 状态机包括多个状态，状态之间的转换，与转换相关联的转换条件以及对应于转换的过程块，以及当遍历各个转换时定义要对局部变量执行的操作。 有限状态机通过根据各自的转变条件遍历转换来执行，并根据遍历转换的相应过程块修改局部变量，以便验证关于验证指令的设计。

公开(公告)号：US20090064064A1

公开(公告)日：2009-03-05

申请号：US11845118

申请日：2007-08-27

申请人： Cynthia Rae Eisner ,  Sharon Keidar-Barner ,  Sitvanit Ruah ,  Ohad Shacham ,  Tatyana Veksler

发明人： Cynthia Rae Eisner ,  Sharon Keidar-Barner ,  Sitvanit Ruah ,  Ohad Shacham ,  Tatyana Veksler

IPC分类号： G06F17/50

CPC分类号： G06F17/504

摘要： Device, system and method of efficient automata-based implementation of liveness properties for formal verification. A system according to embodiments of the invention includes a property transformation module to receive an assume verification directive on a liveness property in a property specification language, and to translate the property a fairness statement that uses a deterministic automaton. The deterministic automaton is exponential in the size of the input property. The assume verification directive may be transformed into a strong suffix implication in the property specification language.

摘要翻译： 用于形式验证的有效自动执行活动属性的设备，系统和方法。 根据本发明的实施例的系统包括属性转换模块，用于接收关于属性指定语言中的活性属性的假设验证指令，以及将属性转换为使用确定性自动机的公正语句。 确定性自动机在输入属性的大小方面是指数的。 假设验证指令可能会转换为属性规范语言中强大的后缀含义。