公开(公告)号：US08463969B2

公开(公告)日：2013-06-11

申请号：US11171862

申请日：2005-06-30

申请人： Shrikant M. Shah ,  Peter C. Brink ,  Peter Munguia

发明人： Shrikant M. Shah ,  Peter C. Brink ,  Peter Munguia

IPC分类号： G06F12/00

CPC分类号： G06F13/24

摘要： Methods and arrangements to extend message signal interrupt (MSI) transactions with additional data to reduce the latency associated with servicing interrupts included in the transactions are contemplated. Some embodiments may comprise a chipset that transmits the MSI to a processor to service the interrupt. The chipset may identify that a transaction is an extended MSI transaction by determining that the MSI has more than a four bytes. In several embodiments, the chipset may validate the MSI by determining that the MSI comprises at least six bytes and, in further embodiments, by determining that the extended MSI has a valid signature byte. Another embodiment comprises a processor to receive the extended MSI transaction and store the data to service the corresponding interrupt(s) in a low latency buffer. The processor may then service the interrupt(s) based upon the data when the processor becomes available.

摘要翻译： 预期用于扩展具有附加数据的消息信号中断（MSI）事务以减少与事务中包括的服务中断相关联的延迟的方法和布置。 一些实施例可以包括将MSI发送到处理器来服务于中断的芯片组。 芯片组可以通过确定MSI具有多于四个字节来识别事务是扩展的MSI事务。 在几个实施例中，芯片组可以通过确定MSI包括至少六个字节并且在另外的实施例中通过确定扩展MSI具有有效的签名字节来验证MSI。 另一个实施例包括处理器，用于接收扩展的MSI事务并存储数据以服务于低延迟缓冲器中的相应中断。 然后，当处理器变得可用时，处理器可以基于数据来服务中断。

公开(公告)号：US07584328B2

公开(公告)日：2009-09-01

申请号：US11273809

申请日：2005-11-14

申请人： Peter C. Brink ,  Shrikant M. Shah ,  Peter R. Munguia

发明人： Peter C. Brink ,  Shrikant M. Shah ,  Peter R. Munguia

IPC分类号： G06F12/02

CPC分类号： G06F12/0862

摘要： A discussion of a local memory with at least a command block section and a cache section that facilitates an efficient interrupt processing. The command-block section is allocated on a per interrupt basis and contains pointers to cache-lines. When an interrupt is recognized an interrupt, the proposal uses the pointers in the command-block to prefetch the corresponding cache-lines from the cache section of the local memory, which it loads into its local cache buffer. Thus, when the CPU recognizes an interrupt, the information for the context-switch is already available in cache.

摘要翻译： 对至少具有命令块部分和缓存部分的本地存储器的讨论有助于有效的中断处理。 命令块部分以每个中断为基础分配，并包含指向高速缓存行的指针。 当中断被识别为中断时，提案使用命令块中的指针从本地存储器的高速缓存部分预取相应的高速缓存行，并将其加载到其本地缓存缓冲区中。 因此，当CPU识别到中断时，上下文切换的信息已经在高速缓存中可用。

公开(公告)号：US20160182351A1

公开(公告)日：2016-06-23

申请号：US14580792

申请日：2014-12-23

申请人： Ren Wang ,  Sameh Gobriel ,  Christian Maciocco ,  Tsung-Yuan C. Tai ,  Ben-Zion Friedman ,  Hang T. Nguyen ,  Namakkal N. Venkatesan ,  Michael A. O'Hanlon ,  Shrikant M. Shah ,  Sanjeev Jain

发明人： Ren Wang ,  Sameh Gobriel ,  Christian Maciocco ,  Tsung-Yuan C. Tai ,  Ben-Zion Friedman ,  Hang T. Nguyen ,  Namakkal N. Venkatesan ,  Michael A. O'Hanlon ,  Shrikant M. Shah ,  Sanjeev Jain

IPC分类号： H04L12/757 ,  H04L12/721 ,  H04L12/727

CPC分类号： H04L67/2852 ,  H04L41/0893 ,  H04L45/38 ,  H04L45/745 ,  H04L45/7453 ,  H04L49/00

摘要： Technologies for identifying a cache line of a network packet for eviction from an on-processor cache of a network device communicatively coupled to a network controller. The network device is configured to determine whether a cache line of the cache corresponding to the network packet is to be evicted from the cache based on a determination that the network packet is not needed subsequent to processing the network packet, and provide an indication that the cache line is to be evicted from the cache based on an eviction policy received from the network controller.

摘要翻译： 用于识别网络分组的高速缓存行的技术，用于从通信地耦合到网络控制器的网络设备的处理器上的缓存驱逐。 网络设备被配置为基于在处理网络分组之后不需要网络分组的确定来确定与网络分组相对应的高速缓存行是否要从高速缓存中逐出，并提供指示 基于从网络控制器接收到的逐出策略，缓存行将从缓存中逐出。

公开(公告)号：US07769918B2

公开(公告)日：2010-08-03

申请号：US12360713

申请日：2009-01-27

申请人： Shrikant M. Shah ,  Chetan J. Rawal

发明人： Shrikant M. Shah ,  Chetan J. Rawal

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G06F3/0601 ,  G06F2003/0692

摘要： A method and apparatus for high performance volatile disk drive (VDD) memory access using an integrated direct memory access (DMA) engine. In one embodiment, the method includes the detection of a data access request to VDD memory implemented within volatile system memory. Once a data access request is detected, a VDD driver may issue a DMA data request to perform the data access request from the VDD. Accordingly, in one embodiment, the job of transferring data to/from a VDD memory implemented within an allocated portion of volatile system memory is offloaded to a DMA engine, such as, for example, an integrated DMA engine within a memory controller hub (MCH). Other embodiments are described and claimed.

摘要翻译： 一种使用集成直接存储器访问（DMA）引擎的用于高性能易失性磁盘驱动器（VDD）存储器访问的方法和装置。 在一个实施例中，该方法包括检测在易失性系统存储器内实现的对VDD存储器的数据访问请求。 一旦检测到数据访问请求，VDD驱动程序可能会发出DMA数据请求，以从VDD执行数据访问请求。 因此，在一个实施例中，向/从易失性系统存储器的分配部分内实现的VDD存储器传送数据的工作被卸载到DMA引擎，例如存储器控制器集线器（MCH）内的集成DMA引擎 ）。 描述和要求保护其他实施例。

公开(公告)号：US20090138627A1

公开(公告)日：2009-05-28

申请号：US12360713

申请日：2009-01-27

申请人： Shrikant M. Shah ,  Chetan J. Rawal

发明人： Shrikant M. Shah ,  Chetan J. Rawal

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G06F3/0601 ,  G06F2003/0692

摘要： A method and apparatus for high performance volatile disk drive (VDD) memory access using an integrated direct memory access (DMA) engine. In one embodiment, the method includes the detection of a data access request to VDD memory implemented within volatile system memory. Once a data access request is detected, a VDD driver may issue a DMA data request to perform the data access request from the VDD. Accordingly, in one embodiment, the job of transferring data to/from a VDD memory implemented within an allocated portion of volatile system memory is offloaded to a DMA engine, such as, for example, an integrated DMA engine within a memory controller hub (MCH). Other embodiments are described and claimed.

摘要翻译： 一种使用集成直接存储器访问（DMA）引擎的用于高性能易失性磁盘驱动器（VDD）存储器访问的方法和装置。 在一个实施例中，该方法包括检测在易失性系统存储器内实现的对VDD存储器的数据访问请求。 一旦检测到数据访问请求，VDD驱动程序可能会发出DMA数据请求，以从VDD执行数据访问请求。 因此，在一个实施例中，向/从易失性系统存储器的分配部分内实现的VDD存储器传送数据的工作被卸载到DMA引擎，例如存储器控制器集线器（MCH）内的集成DMA引擎 ）。 描述和要求保护其他实施例。

公开(公告)号：US07484016B2

公开(公告)日：2009-01-27

申请号：US10882073

申请日：2004-06-30

申请人： Shrikant M. Shah ,  Chetan J. Rawal

发明人： Shrikant M. Shah ,  Chetan J. Rawal

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G06F3/0601 ,  G06F2003/0692

摘要： A method and apparatus for high performance volatile disk drive (VDD) memory access using an integrated direct memory access (DMA) engine. In one embodiment, the method includes the detection of a data access request to VDD memory implemented within volatile system memory. Once a data access request is detected, a VDD driver may issue a DMA data request to perform the data access request from the VDD. Accordingly, in one embodiment, the job of transferring data to/from a VDD memory implemented within an allocated portion of volatile system memory is offloaded to a DMA engine, such as, for example, an integrated DMA engine within a memory controller hub (MCH). Other embodiments are described and claimed.

摘要翻译： 一种使用集成直接存储器访问（DMA）引擎的用于高性能易失性磁盘驱动器（VDD）存储器访问的方法和装置。 在一个实施例中，该方法包括检测在易失性系统存储器内实现的对VDD存储器的数据访问请求。 一旦检测到数据访问请求，VDD驱动程序可能会发出DMA数据请求，以从VDD执行数据访问请求。 因此，在一个实施例中，向/从易失性系统存储器的分配部分内实现的VDD存储器传送数据的工作被卸载到DMA引擎，例如存储器控制器集线器（MCH）内的集成DMA引擎 ）。 描述和要求保护其他实施例。