公开(公告)号：US07612430B2

公开(公告)日：2009-11-03

申请号：US10297421

申请日：2001-06-15

申请人： Martin Franosch ,  Thomas Meister ,  Herbert Schäfer ,  Reinhard Stengl ,  Konrad Wolf

发明人： Martin Franosch ,  Thomas Meister ,  Herbert Schäfer ,  Reinhard Stengl ,  Konrad Wolf

IPC分类号： H01L29/732

CPC分类号： H01L29/1004

摘要： The silicon bipolar transistor (100) comprises a base, with a first highly-doped base layer (105) and a second poorly-doped base layer (106) which together form the base. The emitter is completely highly-doped and mounted directly on the second base layer (106).

摘要翻译： 硅双极晶体管（100）包括具有一起形成基极的第一高掺杂基极层（105）和第二较差掺杂的基极层（106）的基极。 发射极是完全高度掺杂的，直接安装在第二基极层（106）上。

公开(公告)号：US20080227261A1

公开(公告)日：2008-09-18

申请号：US12051928

申请日：2008-03-20

申请人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

发明人： Josef Bock ,  Rudolf Lachner ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer ,  Martin Seck

IPC分类号： H01L21/331

CPC分类号： H01L29/66272 ,  H01L21/8222 ,  H01L27/0825 ,  H01L29/0821

摘要： The invention relates to a method for fabricating a transistor structure, comprising at least a first and a second bipolar transistor having different collector widths.The invention is distinguished by the fact that all junctions between differently doped regions have a sharp interface. In this case, by way of example, a first collector region 2.1 is suitable for a high-frequency transistor with high limiting frequencies fT and a second collector region 2.2 is suitable for a high-voltage transistor with increased breakdown voltages.

摘要翻译： 本发明涉及一种用于制造晶体管结构的方法，该方法至少包括具有不同集电极宽度的第一和第二双极晶体管。 本发明的区别在于，不同掺杂区域之间的所有结点都具有尖锐的界面。 在这种情况下，作为示例，第一集电极区域2.1适用于具有高限制频率f T T的高频晶体管，并且第二集电极区域2.2适用于具有 增加击穿电压。

公开(公告)号：US07105415B2

公开(公告)日：2006-09-12

申请号：US11153062

申请日：2005-06-15

申请人： Josef Bock ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer

发明人： Josef Bock ,  Thomas Meister ,  Reinhard Stengl ,  Herbert Schafer

IPC分类号： H01L21/8222

CPC分类号： H01L29/66287 ,  H01L29/0649 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/167 ,  H01L29/66242 ,  H01L29/7371 ,  H01L29/7378

摘要： The invention relates to a method for producing a bipolar transistor. A semiconductor substrate is provided that encompasses a collector area of a first conductivity type, which is embedded therein and is bare towards the top. A monocrystalline base area is provided and a base-connecting area of the second conductivity type is provided above the base area. An insulating area is provided above the base-connecting area and a window is formed in the insulating area and the base-connecting area so as to at least partly expose the base area. An insulating sidewall spacer is provided in the window in order to insulate the base-connecting area. An emitter layer which forms a monocrystalline emitter area above the base area and a polycrystalline emitter area above the insulating area and the sidewall spacer is differentially deposited and structured, and a tempering step is carried out.

摘要翻译： 本发明涉及一种制造双极晶体管的方法。 提供了一种半导体衬底，其包含嵌入其中并且朝向顶部裸露的第一导电类型的集电极区域。 提供单晶基底区域，并且在基底区域上方设置第二导电类型的基底连接区域。 绝缘区域设置在基底连接区域上方，并且在绝缘区域和基底连接区域中形成窗口，以便至少部分地暴露基部区域。 在窗口中设置绝缘侧壁间隔件，以便使基部连接区域绝缘。 在绝缘区域之上形成单晶发射极区域和绝缘区域上方的多晶发射极区域的发射极层被差异地沉积和结构化，并进行回火步骤。

公开(公告)号：US06518613B2

公开(公告)日：2003-02-11

申请号：US09968304

申请日：2001-10-01

申请人： Josef Willer ,  Hans Reisinger ,  Till Schlosser ,  Reinhard Stengl

发明人： Josef Willer ,  Hans Reisinger ,  Till Schlosser ,  Reinhard Stengl

IPC分类号： H01L27108

CPC分类号： H01L27/10864 ,  H01L27/10867 ,  H01L27/1087

摘要： A MOS transistor of a memory cell and a bit line connected thereto are disposed on a first surface of a substrate. A capacitor of the memory cell is disposed on a second surface of the substrate, the second surface being opposite to the first surface. A contact is disposed in the substrate and connects the capacitor to the MOS transistor.

摘要翻译： 存储单元的MOS晶体管和与其连接的位线设置在基板的第一表面上。 存储单元的电容器设置在基板的第二表面上，第二表面与第一表面相对。 接触件设置在衬底中并将电容器连接到MOS晶体管。

公开(公告)号：US06495439B1

公开(公告)日：2002-12-17

申请号：US09819062

申请日：1999-06-22

申请人： Jeffrey Peter Gambino ,  Son Van Nguyen ,  Reinhard Stengl

发明人： Jeffrey Peter Gambino ,  Son Van Nguyen ,  Reinhard Stengl

IPC分类号： H01L2128

CPC分类号： H01L21/02164 ,  H01L21/02129 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/31612 ,  H01L21/76801 ,  H01L23/5329 ,  H01L2924/0002 ,  Y10T428/24926 ,  H01L2924/00

摘要： Significant amounts of pattern distortion were found to be the result of reflowing borophosphosilicate glass (BPSG) and silicon dioxide shrinkage during high temperature junction anneals. In order to remedy this problem, a method for suppressing the pattern distortion by subjecting the wafer coated with BPSG and with silicon dioxide layers to a high temperature anneal before patterning is disclosed. The high temperature anneal densifies the undoped silicon dioxide before patterning, so that shrinkage of the undoped silicon dioxide does not affect the patterning steps.

摘要翻译： 发现大量的图案变形是在高温结合退火期间回流硼磷硅酸盐玻璃（BPSG）和二氧化硅收缩的结果。 为了解决这个问题，公开了一种通过在涂布图案之前对涂覆有BPSG的晶片和二氧化硅层进行高温退火来抑制图案变形的方法。 在图案化之前，高温退火使未掺杂的二氧化硅致密化，使得未掺杂二氧化硅的收缩不影响图案化步骤。

公开(公告)号：US06215140B1

公开(公告)日：2001-04-10

申请号：US09398691

申请日：1999-09-20

申请人： Hans Reisinger ,  Martin Franosch ,  Herbert Schäfer ,  Reinhard Stengl ,  Volker Lehmann ,  Gerrit Lange ,  Hermann Wendt

发明人： Hans Reisinger ,  Martin Franosch ,  Herbert Schäfer ,  Reinhard Stengl ,  Volker Lehmann ,  Gerrit Lange ,  Hermann Wendt

IPC分类号： H01L2972

CPC分类号： H01L21/8229 ,  H01L27/1021

摘要： A memory cell configuration in a semiconductor substrate is proposed, in which the semiconductor substrate is of the first conductivity type. Trenches which run parallel to one another are incorporated in the semiconductor substrate, and first address lines run along the side walls of the trenches. Second address lines are formed on the semiconductor substrate, transversely with respect to the trenches. Semiconductor substrate regions, in which a diode and a dielectric whose conductivity can be changed are arranged, are located between the first address lines and the second address lines. A suitable current pulse can be used to produce a breakdown in the dielectric, with information thus being stored in the dielectric.

摘要翻译： 提出半导体衬底中的存储单元结构，其中半导体衬底是第一导电类型。 相互平行延伸的沟槽并入半导体衬底中，并且第一地址线沿着沟槽的侧壁延伸。 第二地址线在半导体衬底上相对于沟槽横向地形成。 布置有可以改变导电性的二极管和电介质的半导体衬底区域位于第一地址线和第二地址线之间。 可以使用合适的电流脉冲来产生电介质中的击穿，由此将信息存储在电介质中。

公开(公告)号：US06197666B1

公开(公告)日：2001-03-06

申请号：US09390496

申请日：1999-09-03

申请人： Herbert Schafer ,  Martin Franosch ,  Reinhard Stengl ,  Hans Reisinger ,  Matthias Ilg

发明人： Herbert Schafer ,  Martin Franosch ,  Reinhard Stengl ,  Hans Reisinger ,  Matthias Ilg

IPC分类号： H01L2120

CPC分类号： H01L27/10873 ,  C23C16/24 ,  C23C16/56 ,  H01L21/28035 ,  H01L21/32055 ,  H01L21/76877

摘要： A method for the fabrication of a doped silicon layer, includes carrying out deposition by using a process gas containing SiH4, Si2H6 and a doping gas. The doped silicon layer which is thus produced can be used both as a gate electrode of an MOS transistor and as a conductive connection. At a thickness between 50 and 200 nm it has a resistivity less than or equal to 0.5 m&OHgr;cm.

摘要翻译： 一种用于制造掺杂硅层的方法，包括通过使用含有SiH 4，Si 2 H 6和掺杂气体的工艺气体进行沉积。 由此制造的掺杂硅层既可以用作MOS晶体管的栅电极，也可以用作导电连接。 在50至200nm的厚度之间，其电阻率小于或等于0.5mOMEGAcm。

公开(公告)号：US6133126A

公开(公告)日：2000-10-17

申请号：US398688

申请日：1999-09-20

申请人： Hans Reisinger ,  Martin Franosch ,  Herbert Schafer ,  Reinhard Stengl ,  Volker Lehmann ,  Gerrit Lange ,  Hermann Wendt

发明人： Hans Reisinger ,  Martin Franosch ,  Herbert Schafer ,  Reinhard Stengl ,  Volker Lehmann ,  Gerrit Lange ,  Hermann Wendt

IPC分类号： H01L21/225 ,  H01L21/768 ,  H01L21/8239 ,  H01L27/105 ,  H01L21/22

CPC分类号： H01L21/76888 ,  H01L21/2256 ,  H01L27/105 ,  H01L27/1052

摘要： A method for fabricating a dopant region is disclosed. The dopant region is formed by providing a semiconductor substrate that has a surface. An electrically insulating intermediate layer is applied to the surface. A doped semiconductor layer is then applied to the electrically insulating intermediate layer, the semiconductor layer being of a first conductivity type and contains a dopant of the first conductivity type. A temperature treatment of the semiconductor substrate at a predefined diffusion temperature is performed, so that the dopant diffuses partially out of the semiconductor layer through the intermediate layer into the semiconductor substrate and forms there a dopant region of the first conductivity type. The electrical conductivity of the intermediate layer is modified, so that an electrical contact between the semiconductor substrate and the semiconductor layer is produced through the intermediate layer.

摘要翻译： 公开了一种制造掺杂剂区域的方法。 通过提供具有表面的半导体衬底形成掺杂剂区域。 将电绝缘的中间层施加到表面。 然后将掺杂半导体层施加到电绝缘中间层，所述半导体层是第一导电类型并且包含第一导电类型的掺杂剂。 执行预定扩散温度下的半导体衬底的温度处理，使得掺杂剂从半导体层中部分扩散通过中间层进入半导体衬底，并在其上形成第一导电类型的掺杂区域。 改变中间层的导电性，从而通过中间层产生半导体衬底和半导体层之间的电接触。

公开(公告)号：US6037209A

公开(公告)日：2000-03-14

申请号：US254696

申请日：1999-03-15

申请人： Wolfgang Rosner ,  Lothar Risch ,  Franz Hofmann ,  Reinhard Stengl

发明人： Wolfgang Rosner ,  Lothar Risch ,  Franz Hofmann ,  Reinhard Stengl

IPC分类号： H01L21/8242 ,  H01L27/108

CPC分类号： H01L27/10876 ,  H01L27/10823

摘要： The DRAM cell arrangement comprises, per memory cell, a vertical MOS transistor whose first source/drain region is connected to a storage node of a storage capacitor, whose channel region (3) is annularly enclosed by a gate electrode (13) and whose second source/drain region is connected to a buried bit line. The DRAM cell arrangement is produced using only two masks, with the aid of a spacer technique, with a memory cell area of 2F.sup.2, where F is the minimum structure size which can be produced using the respective technology.

摘要翻译： PCT No.PCT / DE97 / 01580 Sec。 371 1999年3月15日 102（e）1999年3月15日PCT 1997年7月28日PCT公布。 出版物WO98 / 11604 日期1998年3月19日DRAM单元布置包括每个存储单元的垂直MOS晶体管，其第一源极/漏极区域连接到存储电容器的存储节点，其沟道区域（3）被栅电极环形封闭 13），并且其第二源极/漏极区域连接到掩埋位线。 借助于间隔器技术，仅使用两个掩模来制造DRAM单元布置，存储单元面积为2F2，其中F是可以使用各自技术产生的最小结构尺寸。

公开(公告)号：US5844266A

公开(公告)日：1998-12-01

申请号：US879871

申请日：1997-06-20

申请人： Reinhard Stengl ,  Erwin Hammerl ,  Herbert L. Ho ,  Jack A. Mandelman ,  Radhika Srinivasan ,  Alvin P. Short

发明人： Reinhard Stengl ,  Erwin Hammerl ,  Herbert L. Ho ,  Jack A. Mandelman ,  Radhika Srinivasan ,  Alvin P. Short

IPC分类号： H01L27/00 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC分类号： H01L27/10861 ,  H01L27/10832

摘要： In a method for making an electrical connection between a trench storage capacitor and an access transistor in a DRAM cell, the electrical connection is formed through the selectively controlled outdiffusion of either N-type or P-type dopants present in the trench through a single crystalline semiconducting material which is grown by epitaxy (epi) from the trench sidewall. This epitaxially grown single crystalline layer acts as a barrier to excessive dopant outdiffusion which can occur in the processing of conventional DRAMs.

摘要翻译： 在用于在DRAM单元中的沟槽存储电容器和存取晶体管之间进行电连接的方法中，通过选择性地控制存在于沟槽中的N型或P型掺杂剂的扩散，通过单晶 半导体材料，其通过从沟槽侧壁外延（epi）生长。 该外延生长的单晶层作为在常规DRAM的处理中可能发生的过量掺杂剂扩散扩散的障碍。