公开(公告)号：US5732207A

公开(公告)日：1998-03-24

申请号：US396117

申请日：1995-02-28

申请人： Michael J. Allen ,  Gregory K. Crain ,  Stephen A. Fischer ,  Patrick P. Gelsinger ,  David R. Gray ,  Stuart T. Hopkins ,  Gustav Laub, III ,  Charles H. Lucas ,  Richard D. Pashley ,  Babak Sabi ,  Joseph D. Schutz ,  David J. Shield ,  Stephen F. Sullivan

发明人： Michael J. Allen ,  Gregory K. Crain ,  Stephen A. Fischer ,  Patrick P. Gelsinger ,  David R. Gray ,  Stuart T. Hopkins ,  Gustav Laub, III ,  Charles H. Lucas ,  Richard D. Pashley ,  Babak Sabi ,  Joseph D. Schutz ,  David J. Shield ,  Stephen F. Sullivan

IPC分类号： G06F11/00 ,  G06F15/78 ,  G11C29/00 ,  G11C29/44

CPC分类号： G11C29/76 ,  G06F11/006 ,  G06F15/7814 ,  G11C29/44 ,  G11C29/789

摘要： A CMOS microprocessor chip includes an on-chip single-poly EPROM that is process-compatible with the CMOS process used to manufacture the microprocessor. The EPROM is used to store manufacturing and contract related data such as serial number, customer, and process related data such as wafer number test results, binning data, etc. This provides important information for quality and reliability control. The EPROM is also used to control selection of optional microprocessor features such as speed governing, pin-out and I/O bus interface configuration. A third use is for trimming of critical circuit elements and for cache redundancy fault control.

摘要翻译： CMOS微处理器芯片包括与用于制造微处理器的CMOS工艺处理兼容的片上单聚EPROM。 EPROM用于存储制造和合同相关数据，如序列号，客户和过程相关数据，如晶圆号测试结果，合并数据等。这为质量和可靠性控制提供了重要信息。 EPROM还用于控制可选微处理器功能的选择，如速度调节，引脚输出和I / O总线接口配置。 第三种用途是修剪关键电路元件和缓存冗余故障控制。

公开(公告)号：US4737926A

公开(公告)日：1988-04-12

申请号：US820384

申请日：1986-01-21

申请人： Thang Vo ,  Patrick P. Gelsinger

发明人： Thang Vo ,  Patrick P. Gelsinger

IPC分类号： G06F7/50 ,  G06F7/506 ,  G06F7/508

CPC分类号： G06F7/508

摘要： An improved scheme for generating a carry lookahead is described. An irregular grouping, wherein large bit groups are used in the middle and shorter bit groups are used at the ends, provides for a reduction in carry propagation delay.

摘要翻译： 描述了用于产生进位先行头的改进方案。 在中间使用大位组的不规则分组，在末端使用较短的位组，提供进位传播延迟的减少。

公开(公告)号：US5852712A

公开(公告)日：1998-12-22

申请号：US925527

申请日：1997-09-08

申请人： Michael J. Allen ,  Gregory K. Crain ,  Stephen A. Fischer ,  Patrick P. Gelsinger ,  David R. Gray ,  Stuart T. Hopkins ,  Gustay Laub, III ,  Charles H. Lucas ,  Richard D. Pashley ,  Babak Sabi ,  Joseph D. Schutz ,  David J. Shield ,  Stephen F. Sullivan

发明人： Michael J. Allen ,  Gregory K. Crain ,  Stephen A. Fischer ,  Patrick P. Gelsinger ,  David R. Gray ,  Stuart T. Hopkins ,  Gustay Laub, III ,  Charles H. Lucas ,  Richard D. Pashley ,  Babak Sabi ,  Joseph D. Schutz ,  David J. Shield ,  Stephen F. Sullivan

IPC分类号： G06F11/00 ,  G06F15/78 ,  G11C29/00 ,  G11C29/44

CPC分类号： G11C29/76 ,  G06F11/006 ,  G06F15/7814 ,  G11C29/44 ,  G11C29/789

摘要： A CMOS microprocessor chip includes an on-chip single-poly EPROM that is process compatible with the CMOS process used to manufacture the microprocessor. The EPROM is used to store manufacturing and contract related data such as serial number, customer, and process related data such as wafer number test results, binning data, etc. This provides important information for quality and reliability control. The EPROM is also used to control selection of optional microprocessor features such as speed governing, pin-out and I/O bus interface configuration. A third use is for trimming of critical circuit elements and for cache redundancy fault control.

摘要翻译： CMOS微处理器芯片包括与用于制造微处理器的CMOS工艺兼容的片上单聚EPROM。 EPROM用于存储制造和合同相关数据，如序列号，客户和过程相关数据，如晶圆号测试结果，合并数据等。这为质量和可靠性控制提供了重要信息。 EPROM还用于控制可选微处理器功能的选择，如速度调节，引脚输出和I / O总线接口配置。 第三种用途是修剪关键电路元件和缓存冗余故障控制。

公开(公告)号：US5293592A

公开(公告)日：1994-03-08

申请号：US68834

申请日：1993-05-28

申请人： Beatrice Fu ,  Patrick P. Gelsinger

发明人： Beatrice Fu ,  Patrick P. Gelsinger

IPC分类号： G06F9/26 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/382 ,  G06F9/268 ,  G06F9/30145 ,  G06F9/30149 ,  G06F9/30167 ,  G06F9/3875

摘要： An improved instruction decoder is described which uses parallel stages which operate in a pipeline fashion. The decoder is particularly useful in a microprocessor which has variable length instructions. The first stage decodes the OP code and register and address mode specifier fields while the second stage directs the sequencing of address calculations. The first two lines of microcode are provided by the first stage as well as a look up to microcode in the microcode memory.

摘要翻译： 描述了一种改进的指令解码器，其使用以流水线方式操作的并行级。 解码器在具有可变长度指令的微处理器中特别有用。 第一阶段解码OP代码和寄存器和寻址模式指定符字段，而第二阶段指导地址计算的排序。 前两行微代码由第一阶段提供，以及在微代码存储器中查找微代码。

公开(公告)号：US5892511A

公开(公告)日：1999-04-06

申请号：US723574

申请日：1996-09-30

申请人： Patrick P. Gelsinger ,  Rune A. Skarbo ,  Christopher C. Lawless

发明人： Patrick P. Gelsinger ,  Rune A. Skarbo ,  Christopher C. Lawless

IPC分类号： G06F3/033 ,  G06F3/048 ,  G09G5/14 ,  G06F3/14

CPC分类号： G09G5/14 ,  G06F3/0481 ,  G06F2203/04804

摘要： A method for assisting window selection in a graphical user interface determines one or more current top-level windows to be displayed to a user for selection by the user. The user is then able to select a particular window of the one or more windows being displayed. In some embodiments, the one or more current top-level windows are displayed as translucent windows. Additionally, in some embodiments, a user is able to cycle through multiple sets of one or more windows in order to locate a particular window.

摘要翻译： 用于在图形用户界面中辅助窗口选择的方法确定要向用户显示的一个或多个当前顶级窗口以供用户选择。 用户然后能够选择正在显示的一个或多个窗口的特定窗口。 在一些实施例中，一个或多个当前顶级窗口被显示为半透明窗口。 另外，在一些实施例中，用户能够循环通过多组一个或多个窗口以便定位特定的窗口。