公开(公告)号：US5515309A

公开(公告)日：1996-05-07

申请号：US211898

申请日：1994-06-20

申请人： Joseph C. Y. Fong

发明人： Joseph C. Y. Fong

IPC分类号： G06F7/507 ,  G06F7/50 ,  G06F7/52 ,  G06F7/527 ,  G06F7/53 ,  G06F7/533 ,  H03K19/0944

CPC分类号： G06F7/5338 ,  G06F7/501 ,  G06F7/507 ,  H03K19/09448 ,  G06F2207/3884 ,  G06F2207/4812 ,  G06F2207/4816

摘要： A one-bit adder includes a carry stage and an adding stage and is constructed in a fast CMOS complementary pass transistor logic with complementary analog CMOS switches in the adding stage which consist of a PMOS and an NMOS transistor. The source of the PMOS transistor is connected with the drain of the NMOS transistor and the drain of the PMOS transistor is connected with the source of the NMOS transistor. The gate of the PMOS transistor receives inverted signals with respect to the gate of the NMOS transistor. Two partial output sum signals are generated by two of the switches which are connected with the input and with the output, respectively, of an inverter and the output sum signal of the adder is available at the output of the inverter.A fast multiplier includes (i) a plurality of the above fast one-bit adders, (ii) reduction of partial products by application of a Booth-McSorley process, (iii) diagonal propagation of caries from one partial product to another allowing all sums on one line to be done simultaneously, and (iv) application of a carry select approach in the final 14 bits and in the first two adders in intermediate rows.

摘要翻译： PCT No.PCT / EP92 / 02350 Sec。 371日期：1994年6月20日 102（e）日期1994年6月20日PCT提交1992年10月12日PCT公布。 出版物WO93 / 08523 日期为1993年04月29日。一位加法器包括进位级和加法级，并且在由PMOS和NMOS晶体管组成的加法级中的互补模拟CMOS开关的快速CMOS互补通道晶体管逻辑中构成。 PMOS晶体管的源极与NMOS晶体管的漏极连接，PMOS晶体管的漏极与NMOS晶体管的源极连接。 PMOS晶体管的栅极相对于NMOS晶体管的栅极接收反相信号。 两个部分输出和信号分别由与反相器的输入端和输出端连接的两个开关产生，加法器的输出和信号在反相器的输出端可用。 快速乘法器包括（i）多个上述快速一位加法器，（ii）通过应用Booth-McSorley过程减少部分乘积，（iii）龋齿从一个部分乘积到另一部分乘积的对角线传播，允许所有的和 在一行要同时完成，以及（iv）在最后14位和中间行的前两个加法器中应用进位选择方法。

公开(公告)号：US5519340A

公开(公告)日：1996-05-21

申请号：US332668

申请日：1994-11-01

申请人： Mathew A. Rybicki ,  Joseph C. Y. Fong

发明人： Mathew A. Rybicki ,  Joseph C. Y. Fong

IPC分类号： H03K17/06 ,  H03K17/687 ,  H03K19/0185 ,  H03K19/003 ,  H03K19/0948

CPC分类号： H03K17/6872 ,  H03K17/063

摘要： A line driver (10) includes a first p-channel FET (12) and two n-channel FETs (14-16), wherein one of the n-channel FETs functions as a blocking FET (16). The p-channel FET (12) is coupled to the supply voltage (26) and the blocking FET (16), while the other n-channel FET (14) is coupled to a supply return (28) and the blocking FET (16). An output (30) is provided between the n-channel FET (14) and the blocking FET (16), while inputs (20-22) are provided to the p-channel FET (12) and the n-channel FET (16). In operation, the inputs (20-22) are supplied to the FETs at a given rate such that either the p-channel or the n-channel FET is "on". To ensure a maximum output swing when the p-channel FET is on, the blocking FET (16) is sourced by a charge pump (18).

摘要翻译： 线路驱动器（10）包括第一p沟道FET（12）和两个n沟道FET（14-16），其中n沟道FET中的一个用作阻塞FET（16）。 p沟道FET（12）耦合到电源电压（26）和阻塞FET（16），而另一个n沟道FET（14）耦合到电源返回（28）和阻塞FET（16） ）。 在n沟道FET（14）和阻塞FET（16）之间提供输出（30），而输入（20-22）被提供给p沟道FET（12）和n沟道FET（16） ）。 在操作中，以给定的速率将输入（20-22）提供给FET，使得p沟道或n沟道FET都是“导通”。 为了确保当p沟道FET导通时的最大输出摆幅，阻塞FET（16）由电荷泵（18）供电。

公开(公告)号：US5555263A

公开(公告)日：1996-09-10

申请号：US332669

申请日：1994-11-01

申请人： Joseph C. Y. Fong ,  Mathew A. Rybicki

发明人： Joseph C. Y. Fong ,  Mathew A. Rybicki

IPC分类号： H04L25/02 ,  H04L25/12

CPC分类号： H04L25/0266 ,  H04L25/0278 ,  H04L25/028

摘要： A method and apparatus for limiting switching oscillations on an ISDN line interface circuit may be accomplished by sensing the current provided to the primary winding of the line coupling transformer (14). When the primary current is in a first pre-determined range, a first control signal (64) is generated such that a first impedance is applied across the primary winding during a trailing edge of the transformer switching. When the primary current is within a second pre-determined range, a second control signal (66) is produced that causes a second impedance to be imposed across a primary winding during the trailing edge of the transformer switching.

摘要翻译： 可以通过感测提供给线路耦合变压器（14）的初级绕组的电流来实现用于限制ISDN线路接口电路上的开关振荡的方法和装置。 当初级电流处于第一预定范围时，产生第一控制信号（64），使得在变压器切换的后沿期间在初级绕组上施加第一阻抗。 当初级电流在第二预定范围内时，产生第二控制信号（66），其在变压器切换的后沿期间使第二阻抗施加在初级绕组上。