公开(公告)号：US20130135125A1

公开(公告)日：2013-05-30

申请号：US13050483

申请日：2011-03-17

申请人： Joerg Schreiner ,  Bernhard Ruck ,  Harinath Renukamurthy

发明人： Joerg Schreiner ,  Bernhard Ruck ,  Harinath Renukamurthy

IPC分类号： H03M1/46

CPC分类号： H03M1/46 ,  H03M1/462

摘要： The invention includes a successive approximation register, a digital-to-analog converter, a comparator and a control stage. The control stage initially sets the successive approximation register to a first digital value. The digital-to-analog converter converts the digital value stored in the successive approximation register to an analog value. The comparator compares the converted digital value with an analog input value. The control stage restricts subsequent analog-to-digital conversion for the analog input value to a search interval above or below the first digital value depending on whether the analog input value is greater or lower than the converted analog value of the first digital value.

摘要翻译： 本发明包括逐次逼近寄存器，数模转换器，比较器和控制级。 控制级初始将逐次逼近寄存器设置为第一数字值。 数模转换器将存储在逐次逼近寄存器中的数字值转换为模拟值。 比较器将转换的数字值与模拟输入值进行比较。 根据模拟输入值是大于还是低于第一数字值的转换模拟值，控制级将模拟输入值的后续模数转换限制到高于或低于第一数字值的搜索间隔。

公开(公告)号：US06507291B1

公开(公告)日：2003-01-14

申请号：US09171188

申请日：1999-07-26

申请人： Joerg Schreiner

发明人： Joerg Schreiner

IPC分类号： G08G1123

CPC分类号： G01C21/3679

摘要： Navigation system for a vehicle having locations (a, o) of different selectable groups stored in memories and having a device for measuring the distance between the selected destination (z) and the locations (a, o) for a selected group, with the ability to call up the locations (a, o) belonging to the selected group as a function of the measured distance from the location (z) and to reproduce them on a reproduction device. A useful selection of the reproduced destinations is obtained by a device for controlling the reproduction of locations (a) whose distance is less than a specific location limit (r).

摘要翻译： 用于具有存储在存储器中的不同可选组的位置（a，o）的车辆的导航系统，并且具有用于测量所选择的目的地（z）和所选择的组的位置（a，o）之间的距离的设备，具有能力 调用属于所选组的位置（a，o）作为距离位置（z）的测量距离的函数，并在再现设备上再现它们。 通过用于控制其距离小于特定位置限制（r）的位置（a）的再现的装置来获得再现目的地的有用选择。

公开(公告)号：US08185774B2

公开(公告)日：2012-05-22

申请号：US12465789

申请日：2009-05-14

申请人： Horst Diewald ,  Joerg Schreiner

发明人： Horst Diewald ,  Joerg Schreiner

IPC分类号： G06F1/04

CPC分类号： H03K5/1504 ,  H03K2005/00286 ,  H03M1/822

摘要： The present invention is an electronic device comprising a counter driven by an input clock signal for counting clock cycles and providing most significant bits of a count. A clock signal generating stage provides a first set of phase shifted clock signals having m different phases. The electronic device determines n least significant bits of the count of the counter from the logic states of the first set of m phase shifted clock signals.

摘要翻译： 本发明是一种电子设备，包括由用于计数时钟周期并提供计数的最高有效位的输入时钟信号驱动的计数器。 时钟信号发生级提供具有m个不同相位的第一组相移时钟信号。 电子设备根据第一组m个相移时钟信号的逻辑状态确定计数器计数的n个最低有效位。

公开(公告)号：US08525719B2

公开(公告)日：2013-09-03

申请号：US13050483

申请日：2011-03-17

申请人： Joerg Schreiner ,  Bernhard Ruck ,  Harinath Renukamurthy

发明人： Joerg Schreiner ,  Bernhard Ruck ,  Harinath Renukamurthy

IPC分类号： H03M1/34

CPC分类号： H03M1/46 ,  H03M1/462

摘要： The invention includes a successive approximation register, a digital-to-analog converter, a comparator and a control stage. The control stage initially sets the successive approximation register to a first digital value. The digital-to-analog converter converts the digital value stored in the successive approximation register to an analog value. The comparator compares the converted digital value with an analog input value. The control stage restricts subsequent analog-to-digital conversion for the analog input value to a search interval above or below the first digital value depending on whether the analog input value is greater or lower than the converted analog value of the first digital value.

摘要翻译： 本发明包括逐次逼近寄存器，数模转换器，比较器和控制级。 控制级初始将逐次逼近寄存器设置为第一数字值。 数模转换器将存储在逐次逼近寄存器中的数字值转换为模拟值。 比较器将转换的数字值与模拟输入值进行比较。 根据模拟输入值是大于还是低于第一数字值的转换模拟值，控制级将模拟输入值的后续模数转换限制到高于或低于第一数字值的搜索间隔。

公开(公告)号：US20090284295A1

公开(公告)日：2009-11-19

申请号：US12465789

申请日：2009-05-14

申请人： Horst Diewald ,  Joerg Schreiner

发明人： Horst Diewald ,  Joerg Schreiner

IPC分类号： H03K23/00 ,  H03H11/16

CPC分类号： H03K5/1504 ,  H03K2005/00286 ,  H03M1/822

摘要： The present invention is an electronic device comprising a counter driven by an input clock signal for counting clock cycles and providing a count. A clock signal generating stage provides a first set of phase shifted clock signals having m different phases. The electronic device determines n least significant bits of the count of the counter from the logic states of the first set of m phase shifted clock signals.

摘要翻译： 本发明是一种电子设备，包括由用于计数时钟周期并提供计数的输入时钟信号驱动的计数器。 时钟信号发生级提供具有m个不同相位的第一组相移时钟信号。 电子设备根据第一组m个相移时钟信号的逻辑状态确定计数器计数的n个最低有效位。

公开(公告)号：US20090070566A1

公开(公告)日：2009-03-12

申请号：US12146634

申请日：2008-06-26

申请人： Joerg Schreiner

发明人： Joerg Schreiner

IPC分类号： G06F9/30

CPC分类号： G06F13/24 ,  G06F1/3203

摘要： An electronic device with a CPU configured to be switched from a low power mode into a higher power mode in response to an interrupt and an interrupt relay coupled between an interrupt generator and the CPU. A functional stage is coupled to the interrupt relay and functionally linked with the interrupt so as to be used during the second mode of the CPU. The interrupt relay relays the received interrupt to the CPU only after a time needed for the functional stage to settle. Power is saved because the CPU is not powered while waiting for the functional stage to settle.

摘要翻译： 一种具有CPU的电子设备，其被配置为响应于中断和中断发生器与CPU之间的中断中断而从低功率模式切换到较高功率模式。 功能级耦合到中断继电器并且与中断功能相关联，以便在CPU的第二模式期间使用。 只有在功能级定时所需的时间后，中断继电器将接收的中断中断到CPU。 由于CPU在等待功能阶段稳定时未通电，所以节省了电力。