公开(公告)号：US09383790B2

公开(公告)日：2016-07-05

申请号：US13793684

申请日：2013-03-11

申请人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

发明人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

IPC分类号： G06F1/26 ,  G06F9/38 ,  G06F1/32 ,  H03K3/03

CPC分类号： G06F1/3203 ,  G06F1/26 ,  G06F1/324 ,  G06F9/38 ,  H03K3/0315 ,  H03L7/08 ,  Y02D10/126

摘要： Interconnect frequency control technologies of adjusting an operating frequency of a communication interconnect between an integrated circuit comprising multiple functional hardware units are described. A power management unit (PMU) is configured to collect workload data from the functional hardware units and determine a workload metric from the workload data. The PMU adjusts an operating frequency of the communication interconnect in view of the workload metric.

摘要翻译： 描述了在包括多个功能硬件单元的集成电路之间调整通信互连的工作频率的互连频率控制技术。 电力管理单元（PMU）被配置为从功能硬件单元收集工作负载数据，并从工作负载数据确定工作负载度量。 PMU根据工作量度量调整通信互连的工作频率。

公开(公告)号：US20140258740A1

公开(公告)日：2014-09-11

申请号：US13793684

申请日：2013-03-11

申请人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

发明人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

IPC分类号： G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/26 ,  G06F1/324 ,  G06F9/38 ,  H03K3/0315 ,  H03L7/08 ,  Y02D10/126

摘要： Interconnect frequency control technologies of adjusting an operating frequency of a communication interconnect between an integrated circuit comprising multiple functional hardware units are described. A power management unit (PMU) is configured to collect workload data from the functional hardware units and determine a workload metric from the workload data. The PMU adjusts an operating frequency of the communication interconnect in view of the workload metric.

摘要翻译： 描述了在包括多个功能硬件单元的集成电路之间调整通信互连的工作频率的互连频率控制技术。 电力管理单元（PMU）被配置为从功能硬件单元收集工作负载数据，并从工作负载数据确定工作负载度量。 PMU根据工作量度量调整通信互连的工作频率。

公开(公告)号：US20150188797A1

公开(公告)日：2015-07-02

申请号：US14142748

申请日：2013-12-27

申请人： Guy Satat ,  Evgeny Bolotin ,  Julius Mandelblat ,  Jayesh Gaur ,  Supratik Majumder ,  Ravi K. Venkatesan

发明人： Guy Satat ,  Evgeny Bolotin ,  Julius Mandelblat ,  Jayesh Gaur ,  Supratik Majumder ,  Ravi K. Venkatesan

IPC分类号： H04L12/26 ,  G06F15/173

CPC分类号： G06F15/17337 ,  G06F15/7825 ,  H04L43/0817 ,  H04L43/16 ,  H04L47/12 ,  H04L47/25

摘要： Methods and apparatus relating to adaptive admission control for on die interconnect are described. In one embodiment, admission control logic determines whether to cause a change in an admission rate of requests from one or more sources of data based at least in part on comparison of a threshold value and resource utilization information. The resource utilization information is received from a plurality of resources that are shared amongst the one or more sources of data. The threshold value is determined based at least in part on a number of the plurality of resources that are determined to be in a congested condition. Other embodiments are also disclosed.

摘要翻译： 描述了关于管芯互连的自适应接纳控制的方法和装置。 在一个实施例中，允许控制逻辑至少部分地基于阈值和资源利用信息的比较来确定是否引起来自一个或多个数据源的请求的准入速率的改变。 从在一个或多个数据源之间共享的多个资源接收资源利用信息。 至少部分地基于确定处于拥塞状态的多个资源的数量来确定阈值。 还公开了其他实施例。

公开(公告)号：US20150006805A1

公开(公告)日：2015-01-01

申请号：US13931701

申请日：2013-06-28

申请人： DANNIE G. FEEKES ,  SHLOMO RAIKIN ,  BLAISE FANNING ,  JOYDEEP RAY ,  JULIUS MANDELBLAT ,  ARIEL BERKOVITS ,  ERAN SHIFER ,  ZVIKA GREENFIELD ,  EVGENY BOLOTIN

发明人： DANNIE G. FEEKES ,  SHLOMO RAIKIN ,  BLAISE FANNING ,  JOYDEEP RAY ,  JULIUS MANDELBLAT ,  ARIEL BERKOVITS ,  ERAN SHIFER ,  ZVIKA GREENFIELD ,  EVGENY BOLOTIN

IPC分类号： G06F3/06

CPC分类号： G06F12/0893 ,  G06F1/32 ,  G06F1/3275 ,  G06F12/063 ,  G06F12/08 ,  G06F12/0866 ,  G06F2212/205 ,  G06F2212/206 ,  G06F2212/281 ,  G06F2212/604 ,  G06F2212/608 ,  Y02D10/13 ,  Y02D10/14

摘要： Hybrid multi-level memory architecture technologies are described. A System on Chip (SOC) includes multiple functional units and a multi-level memory controller (MLMC) coupled to the functional units. The MLMC is coupled to a hybrid multi-level memory architecture including a first-level dynamic random access memory (DRAM) (near memory) that is located on-package of the SOC and a second-level DRAM (far memory) that is located off-package of the SOC. The MLMC presents the first-level DRAM and the second-level DRAM as a contiguous addressable memory space and provides the first-level DRAM to software as additional memory capacity to a memory capacity of the second-level DRAM. The first-level DRAM does not store a copy of contents of the second-level DRAM.

摘要翻译： 描述了混合多层存储器架构技术。 片上系统（SOC）包括多个功能单元和耦合到功能单元的多级存储器控制器（MLMC）。 MLMC耦合到混合多级存储器架构，其包括位于SOC的封装上的第一级动态随机存取存储器（近似存储器）和位于该存储器的二级DRAM（远存储器））的混合多级存储器架构 SOC的脱离包装。 MLMC将第一级DRAM和第二级DRAM作为连续可寻址存储空间，并将第一级DRAM提供给软件，作为第二级DRAM存储容量的附加存储容量。 第一级DRAM不存储二级DRAM的内容副本。