公开(公告)号：US07898345B2

公开(公告)日：2011-03-01

申请号：US12334359

申请日：2008-12-12

申请人： Kartik M. Sridharan

发明人： Kartik M. Sridharan

IPC分类号： H03B21/00

CPC分类号： H03L7/18 ,  G06F1/022 ,  G06F7/602 ,  H03K21/00

摘要： A digital frequency synthesizer can be implemented with single source design, a multiplexer design, a fractional divider design, or a frequency multiplier and frequency divider design. Implementations can utilize a controller dithering circuit or a delta-sigma modulator. The frequency synthesizer can be implemented in a CMOS structure and can utilize a clean up phase locked loop (PLL).

摘要翻译： 数字频率合成器可以采用单源设计，多路复用器设计，分数分频器设计或倍频器和分频器设计来实现。 实现可以利用控制器抖动电路或Δ-Σ调制器。 频率合成器可以以CMOS结构实现，并且可以利用清理锁相环（PLL）。

公开(公告)号：US07482885B2

公开(公告)日：2009-01-27

申请号：US11321110

申请日：2005-12-29

申请人： Kartik M. Sridharan

发明人： Kartik M. Sridharan

IPC分类号： H03B5/12 ,  H03B1/00

CPC分类号： H03L7/18 ,  G06F1/022 ,  G06F7/602 ,  H03K21/00

摘要： A digital frequency synthesizer can be implemented with single source design, a multiplexer design, a fractional divider design, or a frequency multiplier and frequency divider design. Implementations can utilize a controller dithering circuit or a delta-sigma modulator. The frequency synthesizer can be implemented in a CMOS structure and can utilize a clean up phase locked loop (PLL).

摘要翻译： 数字频率合成器可以采用单源设计，多路复用器设计，分数分频器设计或倍频器和分频器设计来实现。 实现可以利用控制器抖动电路或Δ-Σ调制器。 频率合成器可以以CMOS结构实现，并且可以利用清理锁相环（PLL）。

公开(公告)号：US20110133797A1

公开(公告)日：2011-06-09

申请号：US13028049

申请日：2011-02-15

申请人： Kartik M. Sridharan

发明人： Kartik M. Sridharan

IPC分类号： H03L7/06

CPC分类号： H03L7/18 ,  G06F1/022 ,  G06F7/602 ,  H03K21/00

摘要： A digital frequency synthesizer can be implemented with single source design, a multiplexer design, a fractional divider design, or a frequency multiplier and frequency divider design. Implementations can utilize a controller dithering circuit or a delta-sigma modulator. The frequency synthesizer can be implemented in a CMOS structure and can utilize a clean up phase locked loop (PLL).

摘要翻译： 数字频率合成器可以采用单源设计，多路复用器设计，分数分频器设计或倍频器和分频器设计来实现。 实现可以利用控制器抖动电路或Δ-Σ调制器。 频率合成器可以以CMOS结构实现，并且可以利用清理锁相环（PLL）。

公开(公告)号：US07519349B2

公开(公告)日：2009-04-14

申请号：US11357472

申请日：2006-02-17

申请人： Guruswami Sridharan

发明人： Guruswami Sridharan

IPC分类号： H04B1/10

CPC分类号： H04B1/0007 ,  H03D7/165 ,  H03D7/18 ,  H04B1/28

摘要： A digital communication circuit can be implemented can be implemented in a CMOS, or other IC structure. The digital circuit can utilize negative frequency removers or image frequency removers in the digital domain. The circuit can include mixers, switches, a complex filter, a low noise amplifier and summers. The image frequency can be removed digitally.

摘要翻译： 可以实现数字通信电路可以在CMOS或其他IC结构中实现。 数字电路可以利用数字域中的负频率去除器或图像频率去除器。 该电路可以包括混频器，开关，复合滤波器，低噪声放大器和夏季。 图像频率可以数字移除。

公开(公告)号：US07979046B2

公开(公告)日：2011-07-12

申请号：US12334358

申请日：2008-12-12

申请人： Guruswami Sridharan

发明人： Guruswami Sridharan

IPC分类号： H04B1/10

CPC分类号： H04B1/0007 ,  H03D7/165 ,  H03D7/18 ,  H04B1/28

摘要： A digital communication circuit can be implemented can be implemented in a CMOS, or other IC structure. The digital circuit can utilize negative frequency removers or image frequency removers in the digital domain. The circuit can include mixers, switches, a complex filter, a low noise amplifier and summers. The image frequency can be removed digitally.

摘要翻译： 可以实现数字通信电路可以在CMOS或其他IC结构中实现。 数字电路可以利用数字域中的负频率去除器或图像频率去除器。 该电路可以包括混频器，开关，复合滤波器，低噪声放大器和夏季。 图像频率可以数字移除。