-
公开(公告)号：CN114731155B
公开(公告)日：2024-10-11
申请号：CN201980102513.4
申请日：2019-11-29
申请人： 华为技术有限公司
摘要： 一种时钟产生电路，包括多相位时钟产生电路、FM、PD和控制电路，其中：多相位时钟产生电路用于根据第一控制信号和参考时钟信号生成多相位时钟信号，FM用于对多相位时钟信号倍频生成输出时钟信号，PD用于根据输出时钟信号的相位生成相位误差信号，控制电路用于根据相位误差信号生成第一控制信号。由于相位误差信号与输出时钟信号相关联，故相位误差信号包含FM在合成输出时钟信号的过程中，对输出时钟信号所造成的影响，控制电路基于该相位误差信号生成的第一控制信号，可调整多相位时钟产生电路生成多相位时钟信号的过程，进而改变FM的输入，以校正FM对输出时钟信号的影响，减少输出时钟信号的频谱中的毛刺成分，使得输出时钟信号满足需求。
-
公开(公告)号：CN117674816A
公开(公告)日：2024-03-08
申请号：CN202311395257.7
申请日：2023-10-25
申请人： 隔空微电子(深圳)有限公司
IPC分类号： H03K19/0175 , H03L7/06 , H03L7/083
摘要： 本发明提供一种共本振芯片、级联结构及工作方法，共本振芯片包括本振提供模块、驱动模块、复用匹配网络、本振选择模块、输出匹配网络及复用传输端口，其中：本振提供模块用于提供内部本振信号；本振提供模块用于提供内部本振信号；驱动模块与本振提供模块相连，用于在开启时传输内部本振信号；复用匹配网络与驱动模块相连，用于将内部本振信号经复用传输端口输出，或者，将外部本振信号经复用传输端口输入；本振选择模块与本振提供模块和复用匹配网络相连，用于从内部本振信号和外部本振信号中选择一路输出，并经输出匹配网络生成芯片本振信号。通过本发明解决了现有共本振级联方案不利于降低芯片面积和成本的问题。
-
公开(公告)号：CN112953530B
公开(公告)日：2024-02-23
申请号：CN202110119978.X
申请日：2021-01-28
申请人： 星宸科技股份有限公司
摘要： 本申请实施例公开了一种除频器电路，用来处理复数个输入频率。除频器电路包括一除频电路以及一重定时电路。除频电路根据复数个输入频率的一第一子群组产生一中间频率。重定时电路根据复数个输入频率的一第二子群组及中间频率产生复数个输出频率。复数个输入频率的周期皆为一第一周期，复数个输出频率的周期皆为一第二周期，第一周期小于第二周期。除频电路及重定时电路根据一模式控制信号操作，模式控制信号决定第一周期与第二周期的一比值。本申请的方案降低不同相位的频率信号在传输路径延迟的差异，从而确保最终两两相邻的输出频率具有相同的相位差。通过本申请的方案，可以提高信号处理速度。
-
公开(公告)号：CN117014005A
公开(公告)日：2023-11-07
申请号：CN202310973853.2
申请日：2023-08-03
申请人： 长沙航特电子科技有限公司
摘要： 本发明属于全数字锁相环技术领域，尤其是一种全数字锁相环带宽自适应控制的设计方法，针对现有的相位差、输入信号频率、带宽和比例积分参数的复杂控制关系的问题，现提出如下方案，包括如下步骤，S1，建立相位模型；S2，计算系统保持稳定的基本条件；S3，推导建立比例积分参数与带宽之间的控制关系；S4，设置模糊化；本申请基于模糊控制通过调整比例积分参数实现带宽的动态调整，实现同时提高响应速度和稳定性，令带宽和输入信号频率的比值为带宽比λ，无论输入信号频率有多大，带宽比λ的范围都不变，根据相位差，基于模糊控制计算出最佳的带宽比λ，然后根据带宽比λ计算出相应的比例积分参数，通过不断调整比例积分参数实现带宽自适应。
-
公开(公告)号：CN113098496B
公开(公告)日：2023-10-27
申请号：CN202110357575.9
申请日：2021-04-01
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网北京市电力公司
摘要： 本发明提供的锁相方法及系统，方法包括：结合第一相角反馈量，对待锁相的电气参量进行锁相，得到待锁相的电气参量的角频率及第一相角，结合第二相角反馈量，对待锁相的电气参量进行锁相，得到补偿相角，将待锁相的电气参量的角频率进行滤波，以抑制电压振荡，利用补偿相角对将滤波后的角频率进行积分得到的积分相角进行补偿，实现待锁相的电气参量与理想电压源之间的相位差，从而得到待锁相的电气参量的角频率及相角。
-
公开(公告)号：CN115694475A
公开(公告)日：2023-02-03
申请号：CN202211715277.3
申请日：2022-12-30
申请人： 中国电子科技集团公司第二十九研究所
摘要： 本发明公开了一种全相参基准信号产生电路、组合电路及控制方法，该电路包括依次环路连接的锁相环芯片、环路滤波器、电压‑频率器件和交叉选择模块构成的锁相环，由锁相环的射频通道输出端和参考通道输出端作为第一信号输出端和第二信号输出端，由设置于所述电压‑频率器件与所述交叉模块之间的分路器引出第三信号输出端。本发明通过交叉选择可按需选取电压‑频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系，由此，选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个全相参考信号，解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
-
公开(公告)号：CN115510388A
公开(公告)日：2022-12-23
申请号：CN202211472604.7
申请日：2022-11-23
申请人： 深圳市恒运昌真空技术有限公司
摘要： 本发明涉及信号同步技术领域，公开提供了一种信号同步方法、装置和等离子电源系统，该方法包括：依次获取参考频率；对每个参考频率形成的参考波形和待同步波形进行同步采样；对采样结果进行点积计算；根据点积计算结果及相应参考频率确定目标频率，目标频率形成的波形与待同步波形相同，解决了现有技术中通过主从式设备转发信号的方式，致使主从设备所连接的腔体负载会获取到不同相位的电源控制信号的问题。
-
公开(公告)号：CN112910459B
公开(公告)日：2022-05-17
申请号：CN202110130197.0
申请日：2021-01-29
申请人： 华中科技大学
IPC分类号： H03L7/06
摘要： 本发明公开了一种用于产生四相延时信号的方法及DLL电路，其通过延时锁相环电路通过捕获待调制信号vin以输出第一延时信号vo1、第二延时信号vo2、第三延时信号vo3和第四延时信号vo4，通过校正模块获取延时锁相环电路稳定后输出的四路延时信号和待调制信号vin，第四延时信号vo4与待调制信号vin之间的时延大于待调制信号vin的一个信号周期时，校正模块产生一个激励信号输出给鉴相器，使得鉴相器输出一个高电压信号给延时锁相环电路的电荷泵，以激励延时锁相环电路进入新的稳态，直至第四延时信号vo4与待调信号vin之间的时延为待调制信号vin的一个信号周期，因而可以适应不同频率的信号以及降低对延时模块的延时性能的要求，大大降低了设计难度提高了电路的可靠性。
-
公开(公告)号：CN113346898A
公开(公告)日：2021-09-03
申请号：CN202110105454.5
申请日：2021-01-26
申请人： 台湾积体电路制造股份有限公司
发明人： 陈威志
摘要： 本揭示案提供了关于时脉产生器的系统及方法，该时脉产生器用以产生由相位均匀间隔的N个时脉信号。时脉产生器包括多相位滤波器，该多相位滤波器用以利用差分时脉信号以产生N个中间信号，该些中间信号在相位上间隔开约360/N度。相位误差校正器用以接收中间信号并且以产生N个时脉输出信号，其中相位误差为根据360/N度的在时脉输出信号的连续信号之间的相位差的量测，相位误差校正器用以基于回馈信号降低时脉输出信号之中的相位误差。相位误差检测电路用以接收时脉输出信号，并且以基于在时脉输出信号之中的经检测的相位误差产生回馈信号。
-
公开(公告)号：CN112953530A
公开(公告)日：2021-06-11
申请号：CN202110119978.X
申请日：2021-01-28
申请人： 厦门星宸科技有限公司
摘要： 本申请实施例公开了一种除频器电路，用来处理复数个输入频率。除频器电路包括一除频电路以及一重定时电路。除频电路根据复数个输入频率的一第一子群组产生一中间频率。重定时电路根据复数个输入频率的一第二子群组及中间频率产生复数个输出频率。复数个输入频率的周期皆为一第一周期，复数个输出频率的周期皆为一第二周期，第一周期小于第二周期。除频电路及重定时电路根据一模式控制信号操作，模式控制信号决定第一周期与第二周期的一比值。本申请的方案降低不同相位的频率信号在传输路径延迟的差异，从而确保最终两两相邻的输出频率具有相同的相位差。通过本申请的方案，可以提高信号处理速度。
-
-
-
-
-
-
-
-
-
搜索结果
777 条记录 (耗时 0.024 秒)
