除频器电路
    1.
    发明授权

    公开(公告)号:CN112953530B

    公开(公告)日:2024-02-23

    申请号:CN202110119978.X

    申请日:2021-01-28

    发明人: 姚超凡 孙凯

    IPC分类号: H03L7/18 H03L7/06

    摘要: 本申请实施例公开了一种除频器电路,用来处理复数个输入频率。除频器电路包括一除频电路以及一重定时电路。除频电路根据复数个输入频率的一第一子群组产生一中间频率。重定时电路根据复数个输入频率的一第二子群组及中间频率产生复数个输出频率。复数个输入频率的周期皆为一第一周期,复数个输出频率的周期皆为一第二周期,第一周期小于第二周期。除频电路及重定时电路根据一模式控制信号操作,模式控制信号决定第一周期与第二周期的一比值。本申请的方案降低不同相位的频率信号在传输路径延迟的差异,从而确保最终两两相邻的输出频率具有相同的相位差。通过本申请的方案,可以提高信号处理速度。

    时钟恢复电路
    2.
    发明授权

    公开(公告)号:CN110299915B

    公开(公告)日:2022-10-14

    申请号:CN201910368028.3

    申请日:2019-05-05

    发明人: 孙凯 姚超凡

    IPC分类号: H03L7/18

    摘要: 一种时钟恢复电路,所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器,还包括耦接于电荷泵和压控振荡器之间的环路滤波器,其特征在于,所述相位探测器包括一多速率模式调节模块和一半速相位探测模块,所述时钟信号输入多速率模式调节模块,所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生半速模式、全速模式和两倍速模式时钟恢复电路中的任意一种,从而大幅提高电路设计的兼容性,节约芯片成本。