-
公开(公告)号:CN118367900B
公开(公告)日:2024-09-03
申请号:CN202410800882.3
申请日:2024-06-20
申请人: 格创通信(浙江)有限公司
发明人: 任玉超
摘要: 本申请实施例提供了一种相位插值电路及封装电路,相位插值电路包括:可变电压控制电路、线性相位控制电路、T型触发器和二倍频电路;线性相位控制电路用于,根据第一时钟信号和第二时钟信号的电平高低,控制第一充电电路导通或第一放电电路导通;当第一充电电路导通,基于第一电压对第一电容进行充电;当第一放电电路导通,基于恒流源MOS管对第一电容进行线性放电;T型触发器用于,在第二电压降低至阈值电压时,触发第一输出信号的电平切换;二倍频电路用于,对第一输出信号进行二倍频处理,得到第二输出信号。提供了一种基于电压控制的、高线性度的、低功耗的相位插值电路。应用于封装内的芯粒互联,具有面积和功耗的优势。
-
公开(公告)号:CN118555502A
公开(公告)日:2024-08-27
申请号:CN202311713411.0
申请日:2023-12-13
申请人: 三星电子株式会社
发明人: 李赫钟
摘要: 公开了一种生成二进制码和数字信号的计数器。该计数器包括:复位存储器电路,被配置为存储N个复位二进制码的总和,N个复位二进制码中的每个复位二进制码对应于将像素信号的复位信号与斜坡信号进行比较的结果,并且通过对N个复位二进制码的总和执行移位操作来计算N个复位二进制码之一;以及输出存储器电路,被配置为基于N个复位二进制码、第一图像二进制码以及N个总和二进制码来输出数字信号,第一图像二进制码指示将像素信号的第一图像信号与斜坡信号比较一次的结果,N个总和二进制码分别指示将像素信号的总和信号与斜坡信号进行比较的N个结果。
-
公开(公告)号:CN118316439B
公开(公告)日:2024-08-13
申请号:CN202410742194.6
申请日:2024-06-11
申请人: 成都威频科技有限公司
摘要: 本发明涉及分频技术领域,具体涉及是一种双介质谐振再生分频电路及实现方法,包括混频器、第一压控调谐介质谐振器、放大器、功率分配器和第二压控调谐介质谐振器,能够有效抑制寄生振荡,压控调谐介质谐振器在带外损耗急剧增大,这样分频器环路的增益只有在谐振点附近才能够满足增益条件,保证了目标频点处的成功分频和稳定,抑制了其他的寄生振荡。能够提高杂散抑制,压控调谐介质谐振器带宽抑制极高,这样最终输出的信号的杂散和谐波就得到了很好地抑制,保证了输出信号的频谱纯净。能够降低附加相位噪声噪底,压控调谐介质谐振器3dB带宽极窄,这样就能够很好地抑制输出信号两侧的相位噪声,实现降低再生分频电路附加相位噪声噪底的效果。
-
公开(公告)号:CN118316458A
公开(公告)日:2024-07-09
申请号:CN202410435548.2
申请日:2024-04-11
申请人: 中国电子科技集团公司第五十八研究所
摘要: 本发明公开一种高速10:1并串转换电路,属于并串转换领域,包括时钟分频模块、低速并串转换模块和4:1并串转换模块;时钟分频模块接初始四相时钟,通过不同分频比的分频器对初始时钟进行多次分频,得到不同频率的时钟和低速并串转换模块路需要的20bit多相时钟;低速并串转换模块接10位并行0.1N Gbps数据、0.5N GHz四相单端时钟和0.05NGHz 20bit单端多相时钟,在时钟的控制下,实现对10位并行数据的并串转换,得到4位并行差分CMOS数据;4:1并串转换模块的数据位接上一级低速并串转换模块输出的4位并行差分数据,采样时钟为0.25N GHz的四相时钟和0.5N GHz的差分时钟;所述4:1并串转换模块在上述不同频率时钟的控制下,将4位并行差分数据最后转成1位并行的差分信号。
-
公开(公告)号:CN118316439A
公开(公告)日:2024-07-09
申请号:CN202410742194.6
申请日:2024-06-11
申请人: 成都威频科技有限公司
摘要: 本发明涉及分频技术领域,具体涉及是一种双介质谐振再生分频电路及实现方法,包括混频器、第一压控调谐介质谐振器、放大器、功率分配器和第二压控调谐介质谐振器,能够有效抑制寄生振荡,压控调谐介质谐振器在带外损耗急剧增大,这样分频器环路的增益只有在谐振点附近才能够满足增益条件,保证了目标频点处的成功分频和稳定,抑制了其他的寄生振荡。能够提高杂散抑制,压控调谐介质谐振器带宽抑制极高,这样最终输出的信号的杂散和谐波就得到了很好地抑制,保证了输出信号的频谱纯净。能够降低附加相位噪声噪底,压控调谐介质谐振器3dB带宽极窄,这样就能够很好地抑制输出信号两侧的相位噪声,实现降低再生分频电路附加相位噪声噪底的效果。
-
公开(公告)号:CN118118010A
公开(公告)日:2024-05-31
申请号:CN202410236899.0
申请日:2024-03-01
申请人: 南京金阵微电子技术有限公司
摘要: 本申请提供一种时钟检测电路、检测方法、芯片及通信系统,所述电路包括:触发器单元,包括第一触发器和第二触发器;被检测时钟输入至所述第一触发器;同步单元,输出所述第一触发器的同步信号;反相单元,输出与所述同步信号对应的反相信号,所述反相信号由所述第二触发器接收后输出中间检测信号;复位同步单元,将所述第二触发器输出的中间检测信号复位之后传输至所述第一触发器的复位输入端;时钟检测单元,对所述第二触发器输出的中间检测信号检测之后输出时钟检测信号。本申请通过纯数字电路搭建,提供了一种时钟检测电路,节省了电路资源。
-
公开(公告)号:CN117833876A
公开(公告)日:2024-04-05
申请号:CN202311872484.4
申请日:2023-12-29
申请人: 东软睿驰汽车技术(武汉)有限公司
摘要: 本发明提供了一种模拟HRT定时器的实现方法、装置和电子设备,包括:基于上一次获取逻辑计数值时的定时器的实际计数值、当前获取逻辑计数值时的定时器的实际计数值和上一次获取的逻辑计数值计算本次应该获取的逻辑计数值;计算本次应该获取的逻辑计数值和逻辑比较值的第一正向差值;根据第一正向差值和设置定时器比较值时的实际计数值计算实际比较值,并设置到HRT定时器的比较器。本发明的方法中,能够成功的为不具备HRT硬件定时器条件的芯片模拟出HRT所依赖的比较器功能,成功为不具备HRT硬件定时器条件的芯片提供一种实现HRT功能的途径与方法,且该软件算法模拟实现的HRT具有硬件HRT所具备的一切功能,并满足Autosar OS设计需求中的一切需求。
-
公开(公告)号:CN117767738A
公开(公告)日:2024-03-26
申请号:CN202311815819.9
申请日:2023-12-26
申请人: 思瑞浦微电子科技(上海)有限责任公司
摘要: 本发明揭示了一种抖频电路、抖频电路及开关电源芯片,所述抖频电路包括:三角波频率调制单元,用于对第四时钟信号CLK3进行调制以产生第三抖频信号;第二振荡单元,用于根据第三抖频信号产生第一时钟信号;分频单元,用于对第一时钟信号CLK分频以产生第二时钟信号CLK1和第三时钟信号CLK2;三角波高频调制单元,用于对第二时钟信号CLK1进行调制以产生第一抖频信号;三角波低频调制单元,用于对第三时钟信号CLK2进行调制以产生第二抖频信号;第一振荡单元,用于根据第一抖频信号和第二抖频信号产生抖动的开关频率信号;逻辑控制单元,用于根据第二抖频信号产生第四时钟信号CLK3。本发明可以显著改善电路中的EMI问题,提高了电路稳定性。
-
公开(公告)号:CN117590062A
公开(公告)日:2024-02-23
申请号:CN202311573999.4
申请日:2023-11-23
申请人: 安徽南瑞中天电力电子有限公司
IPC分类号: G01R21/00 , H03K21/00 , G01R29/02 , G01R29/027
摘要: 本发明属于电力设备领域,具体涉及一种专变终端的脉冲输入计数方法,一种脉冲输入的计数模块,以及对应的专变终端。计数方法包括如下步骤:S1:检测脉冲输出设备的接入状态。S2:设置MCU的中断触发条件为接收到脉冲信号的上升沿和下降沿。S3:为中断开始时刻设置预设时长的延迟。S4:注册中断处理进程,并检测触发的脉冲类型。S5:下降沿触发则将脉冲开始标志置位为高电平,上升沿触发则将脉冲结束标志置位为高电平。S6:当脉冲开始和结束标志同为高电平则对脉冲进行计数;S7:按照预设的采样周期获取脉冲计数的值和脉冲间隔计算脉冲功率,并完成电力数据统计。本发明解决了传统脉冲检测方式难以在MCU负荷和检测精度间取得平衡的问题。
-
公开(公告)号:CN117559990A
公开(公告)日:2024-02-13
申请号:CN202311584660.4
申请日:2023-11-24
申请人: 重庆吉芯科技有限公司
摘要: 本发明提供一种时钟信号同步电路及方法,该电路包括:N个分频模块及N个同步模块,N个同步模块与N个分频模块一一对应连接,N个分频模块接时钟信号,对时钟信号进行分频,得到N个同频的分频信号,同步模块接时钟信号、分频信号及同步信号,基于同步信号对时钟信号及分频信号进行相位检测、逻辑转换及相位调整,得到对应的分频调整信号,N个同步模块一一对应输出的N个分频调整信号同步;其中,N为大于或等于2的整数。本申请在分频模块上添加了同步模块,在不中断电路正常工作的情况下,基于同步信号实现在线时钟信号的同步,得到多个同步的分频调整信号,不仅电路结构简单且电路损坏的风险低,提高电路的可靠性。
-
-
-
-
-
-
-
-
-