公开(公告)号：CN112041927B

公开(公告)日：2024-11-19

申请号：CN201980028766.1

申请日：2019-04-30

申请人： 伊文萨思公司

发明人： D·E·菲施

IPC分类号： G11C11/4074 ,  G11C5/02 ,  G11C11/406 ,  G11C11/4076

公开(公告)号：CN115862703B

公开(公告)日：2024-11-01

申请号：CN202211666488.2

申请日：2022-12-23

申请人： 华中科技大学

发明人： 童浩 ,  汪宾浩 ,  龙少杰 ,  缪向水

IPC分类号： G11C11/406 ,  G11C11/4063 ,  G11C7/10

摘要： 本发明公开了一种基于导电桥阈值开关器件的1S1C存储器及其操作方法，该1S1C存储器包括导电桥阈值开关器件和电容，导电桥阈值开关器件中的选通层为对称结构，包括第一离子层、转换层和第二离子层，构成具有正反向导通特性的选通管；在1S1C存储器上施加电脉冲，当加载在选通层两端的电压差大于阈值电压时，第一离子层或第二离子层中的活性金属离子进入转换层形成导电细丝，选通层处于低阻态；当该电压差降为小于保持电压时，转换层中的导电细丝断裂，选通层变为高阻态，电容两端电压维持在一稳定值，利用电容上存储的电荷量和极性实现数据存储。本发明可有效提升1S1C存储器的刷新周期，降低功耗，且还能简化其操作方法的设计。

公开(公告)号：CN112823389B

公开(公告)日：2024-11-01

申请号：CN201980065982.3

申请日：2019-10-14

申请人： 美光科技公司

发明人： 利穗吉郎 ,  松井良德 ,  古谷清弘 ,  吹上孝彦 ,  南基俊 ,  J·D·波特

IPC分类号： G11C11/406 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/408

摘要： 本文公开一种设备，所述设备包含：存储器单元阵列，其包含多个存储器单元；第一计数器电路，其被配置成在第一操作模式期间周期性地更新计数值；突发时钟生成器，其被配置成当所述计数值指示预定值时连续地生成突发脉冲预定次数；以及行地址控制电路，其被配置成响应于所述突发脉冲在所述存储器单元阵列上执行刷新操作。

公开(公告)号：CN118824313A

公开(公告)日：2024-10-22

申请号：CN202311385744.5

申请日：2023-10-24

申请人： 爱思开海力士有限公司

发明人： 朱鲁根 ,  卢俊锡

IPC分类号： G11C8/08 ,  G11C11/406 ,  G11C11/408

摘要： 本公开涉及包括行锤跟踪装置、行锤跟踪电路的存储器件及其操作方法。存储器件包括：行锤跟踪电路，其被配置为：基于激活命令之间的输入间隔来生成各自具有第一长度至第n长度中的一个长度的短间隔信号，以及基于短间隔信号的图案是否对应于行锤攻击图案来生成速率控制信号；以及目标命令发出电路，其被配置为根据速率控制信号来调整目标刷新操作的频率。

公开(公告)号：CN118805160A

公开(公告)日：2024-10-18

申请号：CN202380024798.0

申请日：2023-03-01

申请人： 索尼半导体解决方案公司

发明人： 五十岚孝博

IPC分类号： G06F12/00 ,  G11C11/406

摘要： 根据本公开的实施方式的存储器控制器能够控制对DRAM的访问。该存储器控制器包括RAA计数器和命令调度器，该RAA计数器能够对ACT命令的发布次数进行计数。命令调度器能够当RAA计数器的计数超过第一阈值时将tRRD、tFAW或t32AW改变为更长的值，并且当RAA计数器的计数下降到小于第一阈值的第二阈值以下时将改变后的值重置回原始值。

公开(公告)号：CN118782115A

公开(公告)日：2024-10-15

申请号：CN202410226868.7

申请日：2024-02-29

申请人： 爱思开海力士有限公司

发明人： 金生焕

IPC分类号： G11C11/406 ,  G11C11/4072 ,  G11C11/408

摘要： 本公开涉及包括行锤单元的存储器件及其操作方法。一种存储器件，包括：存储单元阵列，其包括被配置为存储多行中的对应行的访问次数的行锤单元；地址控制电路，被配置为根据正常刷新命令生成连续的第一刷新地址和第二刷新地址，其中第一刷新地址在第一刷新周期期间指示奇数行，在第二刷新周期期间指示偶数行；以及刷新控制电路，被配置为根据正常刷新命令刷新分别对应于第一刷新地址和第二刷新地址的第一行和第二行，以及在刷新第一行的同时选择性地初始化第一行的行锤单元。

公开(公告)号：CN118675564A

公开(公告)日：2024-09-20

申请号：CN202410311481.1

申请日：2024-03-19

申请人： 美光科技公司

发明人： N·S·斯里拉姆 ,  K·马组德尔

IPC分类号： G11C5/02 ,  G11C11/406 ,  G11C11/4076 ,  G11C11/4074 ,  G06F3/06

摘要： 本公开涉及一种在减速模式中操作的设备。方法、设备和系统涉及在并行管线配置中实施减速模式的设备。所述设备可包含管理针对不同传送速度跨多个数据处理管线的信号定时的机构。当在减速模式中操作时，所述设备可在两个或更多个数据管线中捕获同步脉冲。所述设备可识别首先捕获到所述同步脉冲的管线并且抑制其它管线的操作。

公开(公告)号：CN109949844B

公开(公告)日：2024-09-20

申请号：CN201811310623.3

申请日：2018-11-06

申请人： 三星电子株式会社

发明人： 金正烈 ,  方遒锡 ,  李政勇 ,  林采一 ,  郑龙权

IPC分类号： G11C11/406

摘要： 公开一种存储器系统和操作存储器系统的方法。存储器控制器在刷新周期期间将一个或多个自刷新进入命令和随后的自刷新退出命令的命令对发送到半导体存储器装置。半导体存储器装置包括存储器单元阵列和刷新控制电路，存储器单元阵列包括多个存储器单元行，每个存储器单元行包括多个动态存储器单元。刷新控制电路在刷新周期期间，在自刷新模式下对所有存储器单元行执行刷新操作，刷新周期的自刷新模式响应于一个或多个命令对的每个自刷新进入命令而被配置，针对所述一个或多个命令对中的每个命令对，存储器控制器在刷新周期期间，将通过一个或多个时间间隙分开的至少一个自刷新进入命令和至少一个自刷新退出命令顺序地发送到半导体存储器装置。

公开(公告)号：CN118629453A

公开(公告)日：2024-09-10

申请号：CN202310216310.6

申请日：2023-03-03

申请人： 长鑫存储技术有限公司

发明人： 王佳

IPC分类号： G11C11/406 ,  G11C29/42 ,  G11C29/10

摘要： 本申请提供一种存储器，包括：多个数据输入输出引脚和数据输入输出选择器，其中一个数据输入输出引脚为目标数据输入输出引脚，目标数据输入输出引脚用于在存储器处于测试状态时接收测试串行数据。数据输入输出选择器的第一输入端接收测试串行数据，第一控制端接收测试使能信号组，第二控制端接收翻转使能信号组，第三控制端接收工作使能信号，存储器处于测试状态时根据测试使能信号组将测试串行数据中的数据分别传输至数据输入输出引脚对应的部分传输路径，以及根据翻转使能信号组将测试串行数据中的数据翻转后分别传输至数据输入输出引脚对应的另一部分传输路径。本申请的方案，测试时减少数据输入输出引脚的使用数量，提高测试效率和测试范围。

公开(公告)号：CN114974343B

公开(公告)日：2024-09-03

申请号：CN202110204482.2

申请日：2021-02-24

申请人： 华邦电子股份有限公司

发明人： 佐佐木纯一

IPC分类号： G11C11/406 ,  G11C11/4063

摘要： 提供一种半导体存储装置，能够抑制耗电增加，同时避免列锤击问题造成的数据破坏。半导体存储装置，包含：控制部10，控制存储器的刷新操作的间隔；若既定期间内对存储器的读取或写入存取要求的频率越高，则控制存储器的刷新操作的间隔变得越短。