-
公开(公告)号：CN112905505B
公开(公告)日：2022-05-13
申请号：CN202110214717.6
申请日：2018-04-24
申请人： 美光科技公司
摘要： 本申请涉及用于频率模式检测和实施的系统和方法。本文中所提供的系统和方法(120)从存储器装置(10)的命令接口(14)的多个命令获取模式识别命令获取模式。识别芯片选择信号CS的状态。当所述CS从高转变到低时，在所述CS转变之后的第一时钟循环中捕获命令地址的第一部分。当所述命令获取模式处于第一模式时，在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分。否则，当所述命令获取模式处于第二模式时，在紧接在所述第二时钟信号后面的第三时钟循环中捕获所述命令地址的所述第二部分。使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。
-
公开(公告)号：CN112119460A
公开(公告)日：2020-12-22
申请号：CN201980032306.6
申请日：2019-06-24
申请人： 美光科技公司
发明人： K·马组德尔
IPC分类号： G11C11/406 , G11C11/4076 , G11C11/408 , G11C11/4096
摘要： 本发明揭示一种设备，其可包含半导体装置，所述半导体装置包含经配置以接收内部时钟信号及基于所述内部时钟信号提供本地时钟信号的内部时钟电路。所述内部时钟电路包括经配置以响应于接收到退出自刷新模式的命令而停用所述本地时钟信号的提供达所述内部时钟信号的数个循环的时钟同步器。
-
公开(公告)号：CN110612518B
公开(公告)日：2020-12-04
申请号：CN201880028640.X
申请日：2018-04-19
申请人： 美光科技公司
IPC分类号： G06F13/16
摘要： 一种系统包含存储数据的存储器库(12)及耦合到所述存储器库(12)的转移所述数据的数据路径(46)。所述系统还包含锁存器(280、292、298、303)，其基于所述系统中的时钟信号来对所述数据路径(46)进行门控。所述系统进一步包含耦合到所述数据路径(46)的接口电路，其响应于接收所述时钟信号的第一上升边缘而将指令发送到所述存储器库(12)以在所述数据路径(46)上传输所述数据。所述接口电路还响应于接收所述时钟信号的第二上升边缘而输出门控数据。所述锁存器(280、292、298、303)响应于接收所述时钟信号的下降边缘而对所述数据路径(46)进行门控以存储所述门控数据。
-
公开(公告)号：CN114078503B
公开(公告)日：2022-05-17
申请号：CN202110508914.9
申请日：2021-05-11
申请人： 美光科技公司
IPC分类号： G11C7/22
摘要： 本公开涉及存储器装置中基于局部命令解码的突发时钟控制。装置和方法包含命令输入，其经配置以接收用于存储器装置的命令。第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示。时钟选通电路系统经配置以接收输入时钟和唤醒信号。所述时钟选通电路系统还经配置以至少部分地基于所述接收到的唤醒信号的脉冲而输出内部时钟。所述时钟选通电路系统还经配置以基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。
-
公开(公告)号：CN110832585A
公开(公告)日：2020-02-21
申请号：CN201880043264.1
申请日：2018-04-23
申请人： 美光科技公司
发明人： K·马组德尔
摘要： 装置、系统和方法包含用于裸片上终止ODT和数据选通信号的控制。举例来说，在读取操作期间撤销断言针对数据引脚DQ的ODT的命令。例如模式寄存器的输入接收对应于所述命令的上升边沿在向后方向上或下降边沿在向前方向上的移位数目的移位模式寄存器值的指示。延迟链使接收的命令的适当边沿延迟达对应方向上的移位数目以产生经移位边沿命令信号。组合电路接着使下降边沿命令信号与经移位上升边沿命令信号组合以形成经变换命令。
-
公开(公告)号：CN110809799A
公开(公告)日：2020-02-18
申请号：CN201880042969.1
申请日：2018-04-24
申请人： 美光科技公司
摘要： 本文中所提供的系统和方法(120)从存储器装置(10)的命令接口(14)的多个命令获取模式识别命令获取模式。识别芯片选择信号CS的状态。当所述CS从高转变到低时，在所述CS转变之后的第一时钟循环中捕获命令地址的第一部分。当所述命令获取模式处于第一模式时，在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分。否则，当所述命令获取模式处于第二模式时，在紧接在所述第二时钟信号后面的第三时钟循环中捕获所述命令地址的所述第二部分。使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。
-
公开(公告)号：CN107408406A
公开(公告)日：2017-11-28
申请号：CN201680012143.1
申请日：2016-04-13
申请人： 美光科技公司
摘要： 本发明揭示用于减少命令移位器的数目的设备及方法。实例性设备包含编码器电路、等待时间移位器电路及解码器电路。所述编码器电路可经配置以对命令进行编码，其中基于所述命令的命令类型而对所述命令进行编码，且耦合到所述编码器电路的所述等待时间移位器电路可经配置以为所述经编码命令提供等待时间。耦合到所述等待时间移位器电路的所述解码器电路可经配置以对所述经编码命令进行解码，且提供经解码命令以执行与所述经解码命令的所述命令类型相关联的存储器操作。
-
公开(公告)号：CN110574111B
公开(公告)日：2023-08-08
申请号：CN201880028639.7
申请日：2018-04-19
申请人： 美光科技公司
发明人： K·马组德尔
摘要： 一种半导体装置包含时钟分频器(72)，其接收时钟信号(58)且生成偶时钟信号及奇时钟信号(74、76)。所述时钟信号(58)包含第一频率，而所述偶时钟信号及所述奇时钟信号(74、76)各自包含第二频率，所述第二频率是所述第一频率的一半。所述半导体装置还包含耦合到所述时钟分频器(72)的偶命令路径及奇命令路径(78、80)，其等各自具有一组逻辑(52)及一组正反器(54)。所述偶命令路径(78)接收命令及所述偶时钟信号(74)且输出偶输出信号(88)。所述奇命令路径(80)接收所述命令及所述奇时钟信号(76)且输出奇输出信号(89)。所述半导体装置还包含耦合到所述偶命令路径及所述奇命令路径(78、80)的组合电路(87)，其组合所述偶输出信号及所述奇输出信号(88、89)。
-
公开(公告)号：CN116072172A
公开(公告)日：2023-05-05
申请号：CN202210965862.2
申请日：2022-08-12
申请人： 美光科技公司
摘要： 本公开涉及用于存储器装置的半频电路的经合并命令解码器。一种存储器装置包含经配置以经由多个命令地址位从主机装置接收命令的命令接口。所述存储器装置还包含经配置以接收所述命令及确定所述命令是否匹配对应于多个命令类型的位模式的经合并命令解码器。所述经合并命令解码器还经配置以响应于所述命令匹配所述位模式而断言锁存信号。所述存储器装置还包含经配置以至少部分基于所述锁存信号的断言捕获所述多个命令地址位的锁存器。
-
公开(公告)号：CN114078503A
公开(公告)日：2022-02-22
申请号：CN202110508914.9
申请日：2021-05-11
申请人： 美光科技公司
IPC分类号： G11C7/22
摘要： 本公开涉及存储器装置中基于局部命令解码的突发时钟控制。装置和方法包含命令输入，其经配置以接收用于存储器装置的命令。第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示。时钟选通电路系统经配置以接收输入时钟和唤醒信号。所述时钟选通电路系统还经配置以至少部分地基于所述接收到的唤醒信号的脉冲而输出内部时钟。所述时钟选通电路系统还经配置以基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.024 秒)
