-
公开(公告)号：CN118899812A
公开(公告)日：2024-11-05
申请号：CN202410503279.9
申请日：2024-04-25
申请人： 美光科技公司
摘要： 本申请涉及漏极镇流静电放电保护电路。一种设备包含：第一电压域，其包含经配置以在第一供应电压下操作的第一电路；第二电压域，其包含经配置以在第二供应电压下操作的第二电路；及漏极镇流静电放电ESD保护电路，其经配置以电耦合所述第一电压域及所述第二电压域，所述漏极镇流ESD保护电路包含：第一NMOS晶体管；第二NMOS晶体管；浮动互连件，其将所述第一NMOS晶体管电耦合到所述第二NMOS晶体管；及接地电阻器，其耦合到所述第一NMOS晶体管及所述第二NMOS晶体管。
-
公开(公告)号：CN118658504A
公开(公告)日：2024-09-17
申请号：CN202311776283.4
申请日：2023-12-21
申请人： 爱思开海力士有限公司
发明人： 宋清基
摘要： 本公开涉及缓冲芯片、包括缓冲芯片和存储芯片的半导体封装及存储模块。缓冲芯片可以包括：芯片选择信号接收电路，被配置为接收从存储器控制器传送的系统芯片选择信号；芯片选择信号映射电路，被配置为通过使用故障存储芯片信息映射系统芯片选择信号来生成存储芯片选择信号；以及芯片选择信号传送电路，被配置为将存储芯片选择信号传送至多个存储芯片。
-
公开(公告)号：CN118503160A
公开(公告)日：2024-08-16
申请号：CN202311368293.4
申请日：2023-10-20
申请人： 三星电子株式会社
摘要： 公开了存储器扩展器和包括存储器扩展器的计算系统。所述存储器扩展器包括存储器子模块、电源管理集成电路、控制器和电源控制器。存储器子模块存储数据，并且每个存储器子模块包括一个或多个存储器。电源管理集成电路独立地将电力分别供应给存储器子模块。控制器通过接口(例如，计算快速链路(CXL))与外部装置通信，控制存储器子模块的操作，并检查存储器子模块是否异常。电源控制器控制电源管理集成电路的操作。响应于第一存储器子模块变得异常，电源控制器控制第一电源管理集成电路阻断供应给第一存储器子模块的第一电力。
-
公开(公告)号：CN113424260B
公开(公告)日：2024-08-02
申请号：CN202080010317.7
申请日：2020-01-17
申请人： 阿特拉斯电力技术公司
发明人： 米切尔·米勒
IPC分类号： G11C11/34 , G11C11/4193
摘要： 一种用于双向存储、处理和传送电信息的系统和方法。双向存储器(三态)提供存储和解释每个存储单元的多个位(香农)信息的能力，用于诸如动态随机存取储存器(DRAM)和只读存储器(ROM)和通信电路等结构，用于操作，其区别于能够存储每个单元的单个位(香农)信息的传统存储器。其中，区别于能够具有两个可能的状态(二进制数字)和单个定义位(1个香农)的传统存储单元，双向存储器则具有三个状态(三态)，其中，第三信息表示状态可以是一个能够代表每个单元格的多个位(多个香农)的特定状态，该状态可被定义为代表特定位序列(香农序列)。此外，三态双向存储单元的第三信息表示状态可能表示为在一个恒定可变性(叠加)状态，其中最终确定状态可能基于概率结果或概率控制。公开的系统和方法允许更复杂的系统用于信息存储、压缩、处理、传送以及更安全地加密已存储或已传送的信息。
-
公开(公告)号：CN118366978A
公开(公告)日：2024-07-19
申请号：CN202310067282.6
申请日：2023-01-12
申请人： 长鑫存储技术有限公司
发明人： 窦心愿
摘要： 本公开实施例提供了一种标准单元、半导体结构和电子设备，该标准单元包括：多个底层连接结构；多个中间连接结构，且中间连接结构沿第二方向延伸；多个第一层连接结构，且第一层连接结构沿第一方向延伸；其中，标准单元应用于半导体结构，且半导体结构包括电容层，底层连接结构沿第三方向的最高处不高于述电容层沿第三方向的最低处；中间连接结构沿第三方向的最低处高于电容层沿第三方向的最低处，且中间连接结构沿第三方向的最高处不高于电容层沿第三方向的最高处；第一层连接结构沿第三方向的最低处高于电容层沿第三方向的最高处。这样，通过引入纵向的中间连接结构，能够更灵活的实现器件连接，同时减小版图面积。
-
公开(公告)号：CN117219149A
公开(公告)日：2023-12-12
申请号：CN202211496139.0
申请日：2022-11-24
申请人： 爱思开海力士有限公司
摘要： 一种半导体系统包括：第一半导体器件，其输出时钟和模式数据，接收选通信号和输出数据，以及通过比较同步于选通信号地从输出数据生成的奇数据和偶数据与模式数据而调整选通信号的占空比；以及第二半导体器件，其同步于时钟地存储模式数据，通过调整时钟的占空比而输出时钟作为选通信号，以及输出存储的模式数据作为输出数据。
-
公开(公告)号：CN116935914A
公开(公告)日：2023-10-24
申请号：CN202210344138.8
申请日：2022-04-02
申请人： 长鑫存储技术有限公司
发明人： 高恩鹏
摘要： 本公开实施例涉及一种数据传输电路、方法及存储装置，其中，数据传输电路包括模式寄存器数据处理模块、外部数据传输模块及设置于存储阵列内的内部数据传输模块；模式寄存器数据处理模块用于响应写使能命令向模式寄存器中预留模式寄存器写入初始数据；外部数据传输模块与预留模式寄存器及内部数据传输模块均电连接，用于响应使能信号，并根据初始数据按照预设编码规则经由内部数据传输模块向存储阵列写入目标数据；目标数据的字节位数大于初始数据的字节位数。本实施例在确保半导体存储装置的存储容量的前提下，提高半导体存储装置的存储性能并降低其数据传输能耗。
-
公开(公告)号：CN109841241B
公开(公告)日：2023-10-20
申请号：CN201811415432.3
申请日：2018-11-26
申请人： 三星电子株式会社
IPC分类号： G11C11/34 , G11C11/4067
摘要： 一种非易失性存储装置，包括：第一半导体层，其包括字线、位线、彼此相邻的第一上基板和第二上基板、以及存储单元阵列，其中存储单元阵列包括在第一上基板上的第一垂直结构和在第二上基板上的第二垂直结构；以及在第一半导体层下方的第二半导体层，其中第二半导体层包括下基板，该下基板包括行解码器电路和页缓冲器电路，其中第一垂直结构包括第一通路区域，第一通孔通路提供在第一通路区域中，其中第一通孔通路穿过第一垂直结构并连接第一位线和第一页缓冲器电路，并且第二垂直结构包括第一部分块，其中第一部分块重叠第一通路区域。
-
公开(公告)号：CN109671708B
公开(公告)日：2023-08-22
申请号：CN201810282560.9
申请日：2018-04-02
申请人： 爱思开海力士有限公司
摘要： 三维结构的半导体存储装置。一种半导体存储装置包括：逻辑结构，所述逻辑结构包括形成在基板上的外围电路元件、覆盖所述外围电路元件的底部介电层以及被设置在所述底部介电层中并且联接到所述外围电路元件的底部布线；存储结构，所述存储结构沿与所述基板的顶表面垂直的第一方向堆叠在所述逻辑结构上；位线，所述位线被设置在覆盖所述存储结构的第一顶部介电层上，沿与所述基板的顶表面平行的第二方向延伸，并且被划分为第一位线部分和第二位线部分；以及电力焊盘，所述电力焊盘被设置在所述第一顶部介电层上并位于所述第一位线部分和所述第二位线部分之间，并且通过穿过所述存储结构的电力联接接触件联接到所述底部布线。
-
公开(公告)号：CN115933963A
公开(公告)日：2023-04-07
申请号：CN202210789354.3
申请日：2022-07-05
申请人： 爱思开海力士有限公司
摘要： 本公开的实施例涉及一种存储器系统以及该存储器系统的操作方法。根据本公开的实施例，存储器系统可以将多个存储器管芯中的每一个中包括的多个存储块‑每个存储器管芯包括多个存储块‑分组为一个或多个超级块，对每个存储器管芯中包括的处于擦除状态的超级块的数量进行计算，并且将第一超级块中存储的数据移动到第二超级块，其中第一超级块包括在多个存储器管芯之中、具有最小数量的处于擦除状态的超级块的第一存储器管芯中，第二超级块包括在多个存储器管芯之中、具有最大数量的处于擦除状态的超级块的第二存储器管芯中。
-
-
-
-
-
-
-
-
-
搜索结果
1207 条记录 (耗时 0.024 秒)
