-
公开(公告)号：CN106533446B
公开(公告)日：2023-10-13
申请号：CN201610945690.7
申请日：2016-10-26
申请人： 苏州迅芯微电子有限公司
IPC分类号： H03M1/20
摘要： 本发明提供一种基数为4的折叠内插高速模数转换器，包括第一比较器单元、第二比较器单元、模拟处理器单元以及至少两级折叠内插单元，其中，至少两级折叠内插单元中的每级折叠内插单元分别包括折叠放大器和内插网络，各折叠放大器的折叠因子均为4，各内插网络的内插因子均为4。本发明通过设置至少两级折叠内插单元，且折叠因子和内插因子均为4，从而简化了折叠内插ADC系统的结构，且由于ADC输出的每一比特对应的量化曲线都是2的幂次，因此折叠曲线和量化曲线有着自然对应的关系，因此，不仅简化了低位的编码，还省略了高位的粗量化，同时提高了系统的精度和速度、避免过多增加规模和功耗导致的不稳定因素。
-
公开(公告)号：CN115441875B
公开(公告)日：2023-03-14
申请号：CN202211388639.2
申请日：2022-11-08
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，具体为一种基于预测方式的免复位分段式模拟数字转换器。本发明通过预测量化高位码字加分段式参考电压量化低位码字的方式，预测量化高位码字时，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。本发明最多只需要采用2*(N‑4)+3个量化周期，降低了整体量化周期数的要求，具有较低的功耗；DAC电容阵列大小为(2N‑3+2)个单位电容，约为传统模数转换器面积的1/8，将电容阵列面积大幅度缩减；尤其适用于量化幅度变化较大的生物电信号的应用场景。
-
公开(公告)号：CN115441875A
公开(公告)日：2022-12-06
申请号：CN202211388639.2
申请日：2022-11-08
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，具体为一种基于预测方式的免复位分段式模拟数字转换器。本发明通过预测量化高位码字加分段式参考电压量化低位码字的方式，预测量化高位码字时，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。本发明最多只需要采用2*(N‑4)+3个量化周期，降低了整体量化周期数的要求，具有较低的功耗；DAC电容阵列大小为(2N‑3+2)个单位电容，约为传统模数转换器面积的1/8，将电容阵列面积大幅度缩减；尤其适用于量化幅度变化较大的生物电信号的应用场景。
-
公开(公告)号：CN106486072B
公开(公告)日：2019-06-14
申请号：CN201610199756.2
申请日：2016-03-31
申请人： 矽创电子股份有限公司
CPC分类号： G09G3/3688 , G09G2300/0828 , G09G2310/027 , G09G2320/0673 , H03M1/76 , H03M1/78
摘要： 本发明公开了一种数字模拟转换器，包含有一第一输入端，用来以一颠倒顺序，接收一数字信号，一第二输入端，用来接收以一最佳顺序排列的多个参考电压，其中最佳顺序是对一原始顺序执行多次顺序调换的结果，多个第一开关，以树状方式彼此连接，包含有多阶，用来根据数字信号，从多个参考电压中选择一参考电压，作为一第一选择结果，多个第二开关，以串连方式电性耦接，用来根据数字信号，从多个参考电压中选择一参考电压，作为一第二选择结果。
-
公开(公告)号：CN104040896B
公开(公告)日：2017-03-08
申请号：CN201280055825.2
申请日：2012-09-10
申请人： 美国亚德诺半导体公司
IPC分类号： H03M1/20
CPC分类号： H03M1/0641 , H03M1/0863 , H03M1/167
摘要： 涉及到具有可切换地连接到输入信号的开关电容网络的电路的方法和装置。注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的电路。注入抖动后，确定至少一个相关值。相关值表明注入抖动和电路输出之间的相关程度。减少在开关电容网络重新连接到输入信号时由于一定量的电荷反冲到电路引起的失真。减少作为至少一个相关值的函数来计算。
-
公开(公告)号：CN102210104A
公开(公告)日：2011-10-05
申请号：CN200980145038.5
申请日：2009-11-13
申请人： NXP股份有限公司
IPC分类号： H03M1/20
CPC分类号： H03M1/206 , H03M1/1061 , H03M1/362 , H03M1/365 , H03M1/50
摘要： 将输入信号与(2N-1)个基准电压进行比较，以便生成(2N-1)个对应的二进制数值比较信号，通过可变延迟来对比较信号的至少一个进行延迟，并且检测已延迟信号与另一个比较信号之间的到达时间差值。基于检测到的到达时间差值，生成了时间内插信号，所述时间内插信号对最低有效位量化电平内的多个区段进行编码。基于所述比较信号和时间内插信号生成了M位输出数据。检测了M位输出数据的代码密度的不均匀性，并且基于所述检测改变所述延迟。
-
公开(公告)号：CN101960721A
公开(公告)日：2011-01-26
申请号：CN200980107631.0
申请日：2009-03-03
申请人： 高通股份有限公司
CPC分类号： G04F10/005
摘要： 本发明提供一种时间-数字转换器(TDC)，其可具有比反相器的传播延迟精细的分辨率。在一个实例中，分数延迟元件电路接收TDC输入信号，并从其产生第二信号，其为第一信号的时移复制物。将所述第一信号供应到第一延迟线时戳电路(DLTC)，且将所述第二信号供应到第二DLTC。所述第一DLTC产生第一时戳，其指示到达所述TDC的参考输入信号的沿与所述第一信号的沿之间的时间。所述第二DLTC产生第二时戳，其指示所述参考输入信号的所述沿与所述第二信号的沿之间的时间。所述第一和第二时戳经组合且一起构成高分辨率总TDC时戳，其具有比所述第一或第二时戳精细的分辨率。
-
-
公开(公告)号：CN100376083C
公开(公告)日：2008-03-19
申请号：CN01823113.6
申请日：2001-03-30
申请人： 印芬龙科技股份有限公司
摘要： 本发明涉及模拟信号的数字传输用的方法和装置，其中，在模/数和数/模转换器中进行重复取样。因此进行数/模转换，这特别适用于VDSL系统。被发送的数字传输信号(110)提供给混合单元(201)。数字传输信号(110)在混合单元(201)中叠加在接收的噪声信号(211)上，并加至接收噪声源连接端(209)。内插滤波器单元(203)与串联的噪声产生装置(205)结合，造成带宽的增加，从而获得适宜的重复取样。
-
公开(公告)号：CN118975137A
公开(公告)日：2024-11-15
申请号：CN202380032027.6
申请日：2023-04-03
申请人： 迈凌有限公司
IPC分类号： H03M13/03 , H03M13/09 , H03M13/11 , H03M13/17 , H03M1/20 , H03M13/05 , H03M13/21 , H03M13/23 , H03M13/25 , H03M13/29
摘要： 根据实施例的一个方面，无源光网络(PON)中的光网络单元(ONU)可包括物理介质相关(PMD)接收器、检测器和处理设备。PMD接收器可以配置为从光线路终端(OLT)接收下行信号。检测器可以配置为测量下行信号中的链路质量参数。处理设备可以配置为识别链路质量参数目标，其中链路质量参数目标是实现目标错误概率的值。处理设备可以配置为计算所测量的链路质量参数和链路质量参数目标之间的链路质量参数裕度，并且基于链路质量参数裕度调整传输参数。
-
-
-
-
-
-
-
-
-
搜索结果
82 条记录 (耗时 0.02 秒)
