本发明提供一种基数为4的折叠内插高速模数转换器，包括第一比较器单元、第二比较器单元、模拟处理器单元以及至少两级折叠内插单元，其中，至少两级折叠内插单元中的每级折叠内插单元分别包括折叠放大器和内插网络，各折叠放大器的折叠因子均为4，各内插网络的内插因子均为4。本发明通过设置至少两级折叠内插单元，且折叠因子和内插因子均为4，从而简化了折叠内插ADC系统的结构，且由于ADC输出的每一比特对应的量化曲线都是2的幂次，因此折叠曲线和量化曲线有着自然对应的关系，因此，不仅简化了低位的编码，还省略了高位的粗量化，同时提高了系统的精度和速度、避免过多增加规模和功耗导致的不稳定因素。