-
公开(公告)号：CN112286579A
公开(公告)日：2021-01-29
申请号：CN201910673627.6
申请日：2019-07-24
申请人： 腾讯科技(深圳)有限公司
摘要： 本申请涉及一种数据处理方法、装置、计算机可读存储介质和计算机设备，所述方法包括：获取数据集合，获取数据集合对应的预设掩码；根据预设掩码从数据集合中确定目标数据；将目标数据作为待写入数据，将待写入数据写入寄存器；更新预设掩码；从待写入数据中确定基准比较数据和待比较数据，将基准比较数据与待比较数据全量比较，得到第一输出掩码，根据第一输出掩码从基准比较数据中确定第一输出数据；根据更新预设掩码从对应的数据集合中得到目标数据，得到更新目标数据，将更新目标数据作为待写入数据，返回将待写入数据写入寄存器中的步骤，直到数据集合遍历完成，得到目标输出数据。本申请可以提高CPU运算性能。
-
公开(公告)号：CN108334946A
公开(公告)日：2018-07-27
申请号：CN201810150453.0
申请日：2018-02-13
申请人： 北京旷视科技有限公司
摘要： 本发明提供了一种深度神经网络及其处理方法、装置和设备，包括：获取神经网络的第一目标计算层的多个输入数据；第一目标计算层为深度神经网络所包含的依次连接的多个计算层中除前两个计算层之外的其他计算层，多个输入数据为深度神经网络中位于第一目标计算层之前且与第一目标计算层相连接的多个计算层的计算结果，输入数据的位宽不超过预设位宽；通过位操作对多个输入数据进行位运算，得到位运算结果，并将位运算结果作为第一目标计算层的输入数据进行处理。本发明缓解了现有的神经网络在对多个输入进行加法或者乘法等运算时，由于运算过程相对较为复杂导致神经网络的计算效率较低的技术问题。
-
公开(公告)号：CN107918546A
公开(公告)日：2018-04-17
申请号：CN201711135874.8
申请日：2014-03-28
申请人： 英特尔公司
CPC分类号： G06F9/30036 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/3016
摘要： 公开利用经掩码的全寄存器访问实现部分寄存器访问的处理器、方法和系统。一种方法包括接收打包数据指令，该指令指示第一较窄的源打包数据操作数和较窄的目的地操作数。将该指令映射到经掩码的打包数据操作，该经掩码的打包数据操作指示比第一较窄的源操作数宽且包括第一较窄的源操作数的第一较宽的源打包数据操作数，且指示比较窄的目的地操作数宽且包括较窄的目的地操作数的较宽的目的地操作数。生成打包数据操作掩码，其包括用于由经掩码的打包数据操作存储的打包数据结果的每个对应结果数据元素的掩码元素。与由经掩码的操作存储的、本来不会由打包数据指令存储的结果数据元素对应的所有掩码元素将被掩码掉。利用打包数据操作掩码执行经掩码的操作。将打包数据结果存储在较宽的目的地操作数中。
-
公开(公告)号：CN104364778B
公开(公告)日：2017-02-08
申请号：CN201280073579.3
申请日：2012-11-26
申请人： 国际商业机器公司
CPC分类号： G06F9/3861 , G06F9/3004 , G06F9/30087 , G06F9/3834 , G06F9/3859 , G06F9/3863 , G06F9/462 , G06F9/466 , G06F9/467
摘要： 事务开始指令开始事务的执行并且包括具有当设置时如果事务中止则指示保存寄存器的位的通用寄存器保存屏蔽。在事务的开始，寄存器的内容保存在程序不可存取的存储器中，并且如果中止事务，则将所保存的内容拷贝到寄存器。
-
公开(公告)号：CN104364778A
公开(公告)日：2015-02-18
申请号：CN201280073579.3
申请日：2012-11-26
申请人： 国际商业机器公司
CPC分类号： G06F9/3861 , G06F9/3004 , G06F9/30087 , G06F9/3834 , G06F9/3859 , G06F9/3863 , G06F9/462 , G06F9/466 , G06F9/467
摘要： 事务开始指令开始事务的执行并且包括具有当设置时如果事务中止则指示保存寄存器的位的通用寄存器保存屏蔽。在事务的开始，寄存器的内容保存在程序不可存取的存储器中，并且如果中止事务，则将所保存的内容拷贝到寄存器。
-
公开(公告)号：CN100465880C
公开(公告)日：2009-03-04
申请号：CN200480015195.1
申请日：2004-03-23
申请人： 因芬尼昂技术股份公司
CPC分类号： G06F9/30018 , G06F9/30032
摘要： 本发明涉及一种方法和一种程控单元，用于由于实施指令而在程控单元的存储设备中移动位字段，其中，将第一存储单元内的位段移动到第二存储单元中，该方法具有以下的方法步骤：(a)在第一起始点上开始地，从第一存储单元的第一位字段中读出具有第一位长度的位段；(b)在第二起始点上开始地，将所读出的位段存储到第二存储单元的第一位字段中；(c)将第一和/或第二起始点更新了预定的值；(d)存储针对随后的方法步骤的所更新的第一和/或第二起始点。
-
公开(公告)号：CN1269027C
公开(公告)日：2006-08-09
申请号：CN02813248.3
申请日：2002-10-28
申请人： 英特尔公司
CPC分类号： G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/3885 , G06F17/147 , G06F17/15
摘要： 本发明公开了一种并行数据右移合并方法。一个实施例的所述方法包括接收移位计数M。将具有第一集的第一操作数左移“L-M”个数据元素，所述第一集具有L个数据元素。将具有第二集的第二操作数右移M个数据元素，所述第二集具有L个数据元素。将已移位的第一集与已移位的第二集合并，以产生具有L个数据元素的结果数。
-
公开(公告)号：CN109375950B
公开(公告)日：2023-06-20
申请号：CN201811018767.1
申请日：2010-12-21
申请人： 英特尔公司
摘要： 本申请涉及位范围隔离指令、方法和装置，并揭示了一种处理元件和芯片组系统。所述处理元件接收指示源操作数和目标操作数的指令。响应于该指令将结果储存在目标操作数中。该结果操作数可具有：(1)第一位范围，具有由该指令显式指定的第一端，其中各个位的值与源操作数在相应位置中的位的值相同；以及(2)第二位范围，不管源操作数在相应位置中的位的值如何，其所有位都具有相同值。在不在源操作数的相应位置中相对于这些有相同值的位来移动结果的第一范围的情况下，可完成该指令的执行，而不管第一位范围在结果中的位置如何。
-
公开(公告)号：CN107741861A
公开(公告)日：2018-02-27
申请号：CN201710970975.0
申请日：2011-12-23
申请人： 英特尔公司
发明人： R·凡伦天 , E·乌尔德-阿迈德-瓦尔 , J·考博尔 , T·尤里尔 , B·L·托尔
CPC分类号： G06F9/38 , G06F9/30018 , G06F9/30032 , G06F9/30036
摘要： 本申请描述用于混洗浮点或整数值的装置和方法，尤其描述了用于将来自源寄存器的数据元素混洗到目的地寄存器的装置和方法。例如，根据一个实施例的方法包括以下操作：读取存储在掩码数据结构中的每个掩码位，所述掩码数据结构包括和目的地寄存器的数据元素相关联的掩码位，其值可用于确定应在存储于第一源寄存器和第二源寄存器中的数据元素上执行掩码操作还是混洗操作；对于目的地寄存器的每个数据元素，如果和该数据元素关联的掩码位指示应执行混洗操作，则将来自第一源寄存器和第二源寄存器的数据元素混洗至目的地寄存器中的指定数据元素；且如果掩码位指示应执行掩码操作，则执行针对所述目的地寄存器的数据元素的指定掩码操作。
-
公开(公告)号：CN107003856A
公开(公告)日：2017-08-01
申请号：CN201580068481.2
申请日：2015-12-16
申请人： 德克萨斯仪器股份有限公司
发明人： S·贾兰 , R·C·亚拉杜亚特纳哈利
摘要： 在所述示例中，寄存器写入机构(400)不需要读取寄存器中的数据。根据各方面，每个寄存器(204，206，208，210，434，436)用掩码组件(402)提供的掩码位进行掩码。在第一实施方式中，使用位寄存器的后半部分中的数据对位寄存器的前半部分进行掩码。在第二实施方式中，使用由掩码组件生成的掩码字来掩码所有的位寄存器。
-
-
-
-
-
-
-
-
-
搜索结果
55 条记录 (耗时 0.022 秒)
